JPS62113248A - 情報履歴記憶装置 - Google Patents

情報履歴記憶装置

Info

Publication number
JPS62113248A
JPS62113248A JP60253040A JP25304085A JPS62113248A JP S62113248 A JPS62113248 A JP S62113248A JP 60253040 A JP60253040 A JP 60253040A JP 25304085 A JP25304085 A JP 25304085A JP S62113248 A JPS62113248 A JP S62113248A
Authority
JP
Japan
Prior art keywords
signal
update
information
history storage
information history
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60253040A
Other languages
English (en)
Inventor
Kazuhiko Maekawa
和彦 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60253040A priority Critical patent/JPS62113248A/ja
Publication of JPS62113248A publication Critical patent/JPS62113248A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報履歴記憶装置に関し、特に情報処理装置
の性能測定情報を取る情報履歴記憶装置に関する。
〔従来の技術〕
従来、この種の情報履歴記憶装置は、情報履歴記憶手段
とその入力データを選択する入力データ選択手段と、書
込アドレスを供給するアドレス手段と、更新開始要求手
段と、障害検出手段と、更新開始要求手段によりセ・・
Iトされ障害検出手段によりリセットされる更新可能表
示手段と、更新可能表示手段によりアドレス手段および
情報履歴記憶手段の更新を制御する更新制御手段と、読
出し手段とで構成されている。
いま入力データ選択手段は、情報処理装置の障害探索に
必要な信号群を選択するように設定されている。まず更
新開始要求手段により更新の開始が要求されると、更新
可能表示手段がセ・ノドされ更新制御手段によりアドレ
ス手段と情報履歴記憶手段の更新が毎クロック行なわれ
る。つまりアドレス手段が次のアドレスを指すように更
新され、入力データ選択手段の出力が情報履歴記憶手段
に書込まれる。
アドレス手段の更新は、最終アドレスから最初のアドレ
スへ戻るように構成されている。この状態で情報処理装
置の障害が発生すると障害検出手段により検出され更新
可能表示手段がリセットされ、更新制御手段によりアド
レス手段と情報履歴記憶手段の更新が停止される。読出
し手段により情報履歴記憶手段の内容を読出し解析する
ことにより障害発生時までの情報処理装置の動きが把握
でき、効果的な障害探索が可能となる。
〔発明が解決しようとする問題点〕
上述した従来の情報履歴記憶手段は、障害探索用の情報
を採取できるだけで、性能測定用情報の採取ができない
。従って性能測定用情報を情報処理装置が動作している
環境で採取するためには、性能測定専用装置を入手し、
設置接続しなければならなかった。一般に性能測定専用
装置は、対象の情報処理装置と同程一度以上の性能を有
していなければならないので高価なものである。また近
来情報処理装置の性能、集積度が向上し、それに対応で
きる性能測定専用装置を入手することが困難となってき
ているし、測定用信号を入出力端子に出し性能測定専用
装置に接続することが困難となってきている。
〔問題点を解決するための手段〕
本発明の情報履歴記憶装置は、基準信号を計数する基準
信号計数手段と、被測定倍−号を計数する1または複数
の被測定信号計数手段と、情報の履歴を記憶する情報履
歴記憶手段と、その情報履歴記憶手段に書込アドレスを
与えるアドレス手段と、情報履歴記憶手段の入力データ
として被測定信号計数手段を選択する入力データ選択手
段と、アドレス手段のアドレス更新信号及び情報履歴記
憶手段への書込指示信号として基準信号計数手段のキャ
リーアウト信号を選択する更新信号選択手段と、情報履
歴記憶手段I\の書込を停止させる信号としてアドレス
手段のキャリーアウト信号を選択する更新停止要求信号
選択手段と、情報履歴記憶手段の内容を読出す読出し手
段と、情報履歴記憶手段への書込動作を開始させる更新
開始要求手段と、更新開始要求手段によりセットされ更
新停止要求信号選択手段によりリセ・ソトされる更新可
能表示手段と、更新可能表示手段が更新可能を表示して
いるとき更新信号選択手段の出力を有効とする更新制御
手段と、情報履歴記憶手段より記憶容量が大きく前記読
出手段により読出したデータを記憶する情報記憶手段と
を有している。
〔実施例」 次に本発明の実施例について図面を参照して説明する。
図面は本発明の一実施例を示す。図において、本発明の
一実施例は情報処理装置(図示せず)に接続される情報
履歴記憶装置で、情報処理装置からの基準信号を人力す
る基準信号111を入力する基準信号計数手段1と、被
測定信号121〜124を入力する被測定信号計数手段
21・〜24と、これらに接続される情報履歴記憶手段
3とを含む。
基準信号計数手段1は、カウンタ回路で構成されており
、基準信号111のクロック数をカラン1−する。被測
定信号計数手段21〜24は、カウンタ回路で構成され
ており、それぞれ被測定信号121〜,124をカウン
トする。情報履歴記憶手段3は、スタテイクラン′ダム
アクセスメモリまたはレジスタファ、イル群で構成され
ており、う、イトイネーブル信号131かオンの時ライ
トアドレス信号1・11で示されるアドレスにライトデ
ータ信号151〜154の内容が記憶される。アドレス
手段4は、カウンタ回路で構成されており、更新信号1
42によって更新される。入力データ選択手段51〜5
4は、セレクタ回路または、入出力端子とケーブルから
構成されており、情報履歴記憶手段3のライトデータを
選択する。更新信号選択手段6は、セレクタ回路または
入出力端子とケーブルから構成されアドレス手段4およ
び情報履歴記憶手段3の更新信号を選択する。更新停止
要求信号選択手段7は、セレクタ回路または、入出力端
子とケーブルにより構成され、アドレス手段4および情
報履歴記憶手段3の更新の停止要求信号を選択する。読
出し手段8は、リードアドレスカウンタ回路13と読出
しデータレジスタ回路14とそれらの制御回路から構成
され、情報履歴記憶手段3の内容を読出す。更新開始要
求手段9は、アドレス手段4および情報履歴記憶手段3
の更新の開始を要求する。更新可能表示手段10は、更
新開始要求手段9によりセットされ更新停止要求信号選
択手段7によりリセットされるフリップフロップで構成
されている1、更新制御手段11は、ANDゲー1−で
構成されており、更新可能表示手段10が更新可能を示
している時、更新信号選択手段6の出力を有効とする。
基準信号計数手段1のキャリーアラI・信号161は更
新信号選択手段6に入力される。アドレス手段4のキャ
リーアラ)・信号171は、更新停止要求信号選択手段
7に入力される。情報記憶手段15は、磁気ディスク装
置または磁気テープ装置またはフロッピーディスク装置
などで構成され、読出し手段8により読出されたデータ
を記憶する。当然、情報記憶手段15は、制御回路や読
出し回路も備えている。
情報処理装置の性能測定情報とは、たとえばキャッシュ
ミスヒツト回数、TLBミスビット回数。
命令Aの出現頻度などがある。これらのデータを本実施
例の情報履歴記憶装置で採取する例を図を参照しながら
説明する。まず基準信号111としては、命令の実行終
了信号を、被測定信号121としてはキャッシュミスヒ
ツト検出信号を、被測定信号122としてはTLBミス
ヒツト検出信号を、被測定信号123としては命令Aデ
コード信号を供給する。次に情報処理装置で代表的な処
理を実行させ、更新開始要求手段9により情報履歴記憶
装置の動作を開始させる。更新開始要求手段9の出力に
より更新可能表示手段10がセットされるとともに基準
信号計数手段1.被測定信号計数手段21〜24.アド
レス手段4がリセットされる。情報処理装置で命令が実
行されるたびに基準信号計数手段1が更新される。基準
信号計数手段1がオーバフローするとキャリーアウト信
号161がオンとなる。キャリーアウト信号161は、
更新信号選択手段6で選択され、更新制御手段11に供
給される。更新制御手段11は、更新可能表示手段10
がセット状態(更新可能)なのでアドレス手段4および
フリ・ツブフロップ12に更新信号(キャリーアラI・
信号)を供給する。アトしス手段4は、更新信号により
1つ更新されフリ・ツブフロ・ツブ12は更新信号によ
りセラI・される。
フリップフロップ12がセ・ソl〜されると、アドレス
手段4で示されるアドレスに入力データ選択手段51〜
54が選択しているデータが書込まれる2今、入力デー
タ選択手段51〜54は被測定信号計数手段21〜24
の出力信号221〜224を選択している。被測定信号
計数手段21は、キャッシュミスヒツト検出信号121
がオンとなるたびに更新され、被測定信号計数手段22
はTLBミスヒツト検出信号122がオンとなるたびに
更新され、被測定信号計数手段23は、命令Aが実行さ
れるたびに更新される。
従−1で情報履歴記憶手段3にはキャッシュミスピット
回数、TLBミスヒッI・回数、命令A実行回数が記憶
される。基準信号計数手段1がNビットカウンタであれ
ば、2N命令実行するあいだに発生したそれぞれの回数
が記憶されることになる。
このようにして記憶動作が継続していくと、アドレス手
段4がオーバフローして、キャリーアウト信号171が
オンとなる。キャリーアウト信号171は更新停止要求
信号選択手段7によJu択され更新可能表示手段10は
リセツ1−される。更新可能表示手段10がり、セット
されると基準信号計数手段lのキャリーアウト信号16
1かオンとなっても更新制御手段11により抑止され、
更新信号142はオフのままとなる。従ってアドレス手
段4は更新されることはなくなり、フリップフロップ1
2もオフ状態となり情報履歴記憶手段3は新たなデータ
が書込まれる。ことはなくなる。この状態で読出し手段
8により情報履歴記憶手段3の内容を全て読出すことに
より性能測定情報が得られる。読出されたデータは情報
記憶手段15に全て書込まれ記憶される。情報記憶手段
15への書込が完了すると、更新開始要求手段9は更新
開始要求を出す。従って、本実施例情報履歴記憶装置は
、継続してデータを収集することができる。
本実施例では基準信号として命令終了信号を供給したが
、基準信号として論理°゛1″1″信号すれば、2Nク
ロック周期ごとの被測定信号の計数データを記憶するこ
とができる。また基準信号としてリクエスト信号を供給
すれば、2Nリク工ス1〜周期ごとのデータを記憶する
ことができる。
本実施例の情報履歴記憶装置は性能測定用データを採取
しない時、従来の情報履歴記憶装置と同様に障害発生時
の情報処理装置の動作情報履歴を採取するという目的で
使用でき、その時は、更新信号選択手段6.入力データ
選択手段51〜54゜更新停止要求信号選択手段7を目
的に合致した状態に設定する必要がある。
〔発明の効果〕 以上説明したように本発明は、従来からの情報履歴記憶
装置に基準信号計数手段、被測定信号係数手段などわず
かな金物を付加するだけで、情報処理装置が実際動作し
ている環境で性能パラメータを簡単に計測することがで
きる効果があり、さらに情報記憶手段を付加したことに
より継続して大量のデータを収集することができる効果
がある。
【図面の簡単な説明】
図面は本発明の一実施例を示すブロック図である。 1・・・基準信号係数手段、21〜24・・・被測定信
号係数手段、3・・・情報履歴記憶手段、4・・・アド
レス手段、51〜54・・・入力データ選択手段、6・
・・更新信号選択手段、7・・・更新停止要求信号選択
手段、8・・・読出し手段、9・・・更新開始要求手段
、10・・・更新可能表示手段、11・・・更新制御手
段、12・・・フリップフロップ、13・・・リードア
ドレスカウンタ、14・・・リードデータレジスタ、1
5・・・情報記憶手段、161・・・基準信号計数手段
のキャリーアウト信号線、171・・・アドレス手段の
キャリーアウト信号線。

Claims (1)

    【特許請求の範囲】
  1. 情報処理装置からの信号を受信して記憶する情報履歴記
    憶装置において、基準信号を計数する基準信号計数手段
    と、被測定信号を計数する1または複数の被測定信号計
    数手段と、情報の履歴を記憶する情報履歴記憶手段と、
    該情報履歴記憶手段に書込アドレスを与えるアドレス手
    段と、前記情報履歴記憶手段の入力データとして前記被
    測定信号計数手段の出力を選択する入力データ選択手段
    と、前記アドレス手段のアドレス更新信号及び前記情報
    履歴記憶手段への書込指示信号として前記基準信号計数
    手段のキャリーアウト信号を選択する更新信号選択手段
    と、前記情報履歴記憶手段の更新停止要求信号として前
    記アドレス手段のキャリーアウト信号を選択する更新停
    止要求信号選択手段と、前記情報履歴記憶手段の内容を
    読出す読出し手段と、前記情報履歴記憶手段の更新を開
    始させる更新開始要求手段と、該更新開始要求手段によ
    りセットされ前記更新停止要求手段によりリセットされ
    る更新可能表示手段と、該更新可能表示手段が更新可能
    を表示しているとき前記更新信号選択手段の出力を有効
    とする更新制御手段と、前記情報履歴記憶手段より記憶
    容量が大きく前記読出手段により読出したデータを記憶
    する情報記憶手段とを有することを特徴とする情報履歴
    記憶装置。
JP60253040A 1985-11-11 1985-11-11 情報履歴記憶装置 Pending JPS62113248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60253040A JPS62113248A (ja) 1985-11-11 1985-11-11 情報履歴記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60253040A JPS62113248A (ja) 1985-11-11 1985-11-11 情報履歴記憶装置

Publications (1)

Publication Number Publication Date
JPS62113248A true JPS62113248A (ja) 1987-05-25

Family

ID=17245639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60253040A Pending JPS62113248A (ja) 1985-11-11 1985-11-11 情報履歴記憶装置

Country Status (1)

Country Link
JP (1) JPS62113248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291139A (ja) * 1987-05-22 1988-11-29 Fujitsu Ltd システムの動的情報収集処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010358A (ja) * 1983-06-29 1985-01-19 インターナショナル ビジネス マシーンズ コーポレーション 内部分散型システム計測監視装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010358A (ja) * 1983-06-29 1985-01-19 インターナショナル ビジネス マシーンズ コーポレーション 内部分散型システム計測監視装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291139A (ja) * 1987-05-22 1988-11-29 Fujitsu Ltd システムの動的情報収集処理装置

Similar Documents

Publication Publication Date Title
KR100292642B1 (ko) 방해없는 코드 계측을 위한 시스템 및 방법
JP5659054B2 (ja) システム管理装置、システム管理方法及びシステム管理プログラム
JPS62113248A (ja) 情報履歴記憶装置
JPS62113247A (ja) 情報履歴記憶装置
JP3031559B2 (ja) 情報処理システムにロードされたプログラムの実行を観測する方法及び装置
JPH0217552A (ja) 性能データ計測方式
JP2760228B2 (ja) キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ
JP2000215104A (ja) Way別hit/missカウンタおよびそのカウント方法
JPH07234819A (ja) キャッシュメモリ
JP3123758B2 (ja) ソフトウェア網羅率測定装置
JP2794782B2 (ja) 命令取出装置
JP2004021896A (ja) キャッシュフィル制御方法及びcpu
JPS62264343A (ja) 動作情報履歴と性能測定情報との蓄積装置
JP2004178169A (ja) ディスクアレイ制御装置
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPS6391752A (ja) 電子計算機の性能評価測定方式
JPH01140249A (ja) 情報処理装置
JP3260466B2 (ja) メモリ更新方式
JPH03119449A (ja) 計算装置
JPS59180759A (ja) ヒストリメモリの制御方式
JPS6010357A (ja) コンピユ−タの性能測定用デ−タ集計装置
JPS607551A (ja) プログラムブロツクトレ−ス方式
JPH04280327A (ja) マイクロプロセッサ及びマイクロプロセッサ機能監視システム
JPS60105058A (ja) 情報処理装置
JPH05233288A (ja) 情報処理装置