JP2004178169A - ディスクアレイ制御装置 - Google Patents
ディスクアレイ制御装置 Download PDFInfo
- Publication number
- JP2004178169A JP2004178169A JP2002342164A JP2002342164A JP2004178169A JP 2004178169 A JP2004178169 A JP 2004178169A JP 2002342164 A JP2002342164 A JP 2002342164A JP 2002342164 A JP2002342164 A JP 2002342164A JP 2004178169 A JP2004178169 A JP 2004178169A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- unit
- performance
- measurement
- performance evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】チャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対しリード/ライトされるデータを一時的に格納するのキャッシュメモリ部、チャネルインタフェース部およびディスクインタフェース部とキャッシュメモリ部とのデータ転送に関する制御およびディスク装置の管理情報を格納する共有メモリ部の各リソースを有するディスクアレイ制御装置において、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能を評価する性能評価部を有し、評価結果に関する情報を外部に出力するようにする。また、測定結果を示す情報をサービスプロセッサの表示装置に表示することにより、ユーザにシステムのネックポイントを明示することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はディスクアレイ制御装置に係り、特にディスクアレイ制御装置を有するディスクシステムにおける性能測定、評価に関するものである。
【0002】
【従来の技術】
インタネット等のネットワークの普及や企業で扱う情報量の増加に伴い、ストレージに対する要求が益々多様化している。現在ストレージとして磁気ディスク装置を用いたディスクアレイシステムが実現されているが、ディスクアレイシステムの性能や容量を監視したり、評価することが重要になっている。
【0003】
ディスクシステムの性能の評価に関しては例えば、特開平8−241227号公報(特許文献1)に開示されているものがある。この技術は、ディスクアレイ記憶システムにおけるパフォーマンスの向上技法に関し、パフォーマンス測定基準として例えばホストが読み取った合計ブロック数、ホストが書き込んだブロック数、時間の長さ等を規定し、これらの実際の測定基準が仕様に従った最適パフォーマンスのレベルなっているか否かを判断し、最適パフォーマンスのレベルにない場合にはパフォーマンスの向上に役立つ提案をユーザに提供する、と言うものである。
【0004】
また、ディスクシステムではないが、特開平9−319623号公報(特許文献2)には、CPUの性能評価に関して被測定環境外から制御することにより測定による被測定環境を乱すことの無いように、サービスプロセッサを介してハードウェアモニタを起動して各動作の性能測定を行う技術が開示される。
【0005】
【特許文献1】
特開平8−241227号公報
【特許文献2】
特開平9−319623号公報
【0006】
【発明が解決しようとする課題】
通常、ディスクアレイ制御装置の性能評価は、性能評価プログラムを実行し、ディスクアレイ制御装置とホストコンピュータ間のI/Oの状態を解析することにより行なわれる。より詳細な性能評価を行う場合には、ディスクアレイ制御装置に実装されているプロセッサ内のハードウエアモニタと装置内の構成部分である各リソースのアクセス性能を個別に測定し、評価者が机上で測定結果をソースコードと照らし合せることで行っている。
【0007】
ディスクアレイシステムを機能アップしたりリプレースして新しくすることにより、従来のシステムよりも内部スループット性能は向上する。その場合従来のシステムで使用していた性能評価プログラムでは新しいシステムの性能評価に対して負荷が小さいことが多々ある。これに対応するためには新しいシステムの評価条件を満たすようにI/O数を増やす必要があり、このためのネットワーク構成の変更等が必要になることがある。
通常、ディスクアレイ制御装置の性能を測定するには、性能プログラムの開発、使用率のチューニング等、多大な時間と労力が必要となる。大規模な性能測定環境を持たないユーザにとって、システムの性能を明示的に示すものが無く、またディスクアレイ制御装置を開発、設計する側にとっても、大規模な性能測定データの解析に多大な時間を要し、性能劣化ポイントの対策が遅れる要因となる。
【0008】
本発明の目的は、ディスクアレイ制御装置内の性能測定および性能評価を行えるディスクアレイ制御装置を提供することにある。
本発明の他の目的は、ディスクアレイ制御装置内のリソースに関する性能評価を行い、その評価結果を表示して、ユーザにネックポイントを明示することができるシステムを提供することにある。
本発明の他の目的は、ディスクアレイ制御装置におけるチャネルインタフェース部とキャッシュメモリ部を接続する結合網およびディスクインタフェース部とキャッシュメモリ部を接続する結合網の性能評価を行い得る性能評価の手法を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係るディスクアレイ制御装置は、ホストコンピュータに接続されるチャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対し読出し又は書込みされるデータを一時的に格納するキャッシュメモリ部、チャネルインタフェース部およびディスクインタフェース部とキャッシュメモリ部とのデータ転送に関する制御およびディスク装置の管理情報を格納する共有メモリ部と、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能を評価する性能評価部を有し、性能評価部における評価結果に関する情報を外部に出力するように構成される。
【0010】
本発明は、ディスクアレイ制御装置のリソースに性能条件変更論理を備え、性能測定に際して、上記性能評価部からの指示により各リソースの測定条件を変更可能であり、測定条件に応じてリクエストの処理時間又は各リソースの処理時間を計測するものである。性能条件の変更論理は、例えばチャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部の相互結合網の接続端に備えられるセレクタを用いて実現でき、性能評価部からの指令によりセレクタはパスの数を変更して設定する。複数のキャッシュメモリを備える場合には、結合網のキャッシュメモリ部端のセレクタの設定を変えることで、性能評価対象とするキャッシュメモリの容量を変更できる。
本発明はまた、上記リソースにリクエストの処理時間又はアクセス時間を測定する性能測定論理を設け、その性能測定論理で測定された結果を示すデータを性能評価部に送り、評価することができる。
ディスクアレイ制御装置は、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網を備えているが、上記性能評価部は、ディスクアレイ制御装置のチャネルインタフェース部に設けるのが好ましい。何故なら、チャネルインタフェース部は、キャッシュメモリ部との結合網およびホストコンピュータとの結合網の間に位置付けられているので、ディスクアレイ制御装置におけるアクセス性能を左右するキャッシュメモリ部へのアクセス性能、およびディスクインタフェース部を介したディスク装置へのアクセス性能の両方の性能を評価するには好適だからである。
【0011】
本発明は、チャネルインタフェース制御部に設けられた性能評価部からの指示により、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網のパスの数又はパスの太さ等を変更することで、アクセス性能を評価できる。
【0012】
更に本発明は、上記のように性能評価部を具備して構成されたディスクアレイ制御装置と結合網を介して接続された、表示手段および入力手段を有するサービスプロセッサを備えるディスクシステムにおいて実現される。サービスプロセッサの入力手段からはディスクアレイ制御装置における性能評価の条件を設定するための性能評価条件が入力され、この性能評価条件は結合網を介してディスクアレイ制御装置に送られて性能評価部における性能評価の条件を設定する。かつこの性能評価部で得られた性能評価の結果を示す情報は結合網を介してサービスプロセッサに送られ、表示手段に表示される。ユーザは表示手段に表示される性能評価結果を見て、ディスクアレイ制御装置のネックポイントを知ることができる。
また、サービスプロセッサの表示手段には、性能測定条件の設定および測定開始指示および測定結果表示指示が表示されると共に、性能測定条件に合せたディスクアレイ制御装置の各部の構成変更およびディスクアレイ制御装置の性能測定開始および測定結果を示す情報が表示される。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の一実施例を説明する。
図1に示すディスクアレイ制御装置において、このディスクアレイ制御装置2は多数の磁気ディスク装置から構成されるディスク装置4を制御するものであり、ホストコンピュータ1とのデータ転送を行うチャネルインタフェース部10と、ディスク装置4とのデータ転送のためのディスクインタフェース部30と、ディスク装置4に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部40と、チャネルインタフェース部10およびディスクインタフェース部30とキャッシュメモリ部40とのデータ転送に関する制御およびディスク装置4の管理情報を格納する共有メモリ部20を備えて構成される。
【0014】
チャネルインタフェース部10およびディスクインタフェース部30と共有メモリ部20は、各々相互結合網50で接続され、また、チャネルインタフェース部10およびディスクインタフェース部30とキャッシュメモリ部40は、各々相互結合網60で接続されている。チャネルインタフェース部10は、ホストコンピュータ1とキャッシュメモリ部40間のデータ転送を制御するチャネルインタフェース部マイクロプログラム100を有し、また、ディスクアレイ制御装置の性能評価を制御する性能評価部200を有する。ディスクインタフェース部30は、磁気ディスク装置4とキャッシュメモリ部40間のデータ転送を制御するディスクインタフェース部マイクロプログラム300を有する。
【0015】
チャネルインタフェース部10には性能評価部200が設けられ、この性能評価部200は相互結合網70を介してサービスプロセッサ3と接続され、また、相互結合網60を介してキャッシュメモリ部40と接続される。性能評価部200がチャネルインタフェース部に設けられるのは、チャネルインタフェース部がキャッシュメモリ部との結合網およびホストコンピュータとの結合網の間に位置付けられるので、ディスクアレイ制御装置におけるアクセス性能を左右する双方の結合網の性能を評価するには好適だからである。
性能評価部200は性能測定、評価プログラムを備えており、性能測定および評価のためにホストコンピュータ1からのリクエストを疑似化したIOを発行すること或いは測定パラメータを発行すること、測定されたデータを纏めること、および測定データから性能評価することの機能を備えている。サービスプロセッサ3からの性能評価条件および実行指示により、この性能評価部200はホストコンピュータ1からのリクエストを疑似化した性能測定プログラムを実行する。これにより性能測定が開始される。性能評価部200はまた、相互接続網50および相互結合網60を介し、ディスクアレイ制御装置2の各部のリソースにアクセスができ、性能評価実行のトリガの送出および各リソース部で測定された性能データの採取を行う。
チャネルインタフェース部10、ディスクインターフェース部30、キャッシュメモリ部40の相互結合網50、60,70の接続端には論理回路としてセレクタ(図示せず)が設けられ、性能条件の設定に応じて、性能評価部200からの指令により各々のセレクタはパスの数やパスの太さを変更して設定する。また、キャッシュメモリ部40にキャッシュメモリの使用領域を変更するための論理を有し、性能評価対象とするキャッシュメモリの容量を変更できる。この論理は例えばキャッシュメモリを管理するカラムアドレス領域を加減するように構成された論理であれば良く、これによってアドレス管理される領域を変更することができる。また、キャッシュメモリ部40に備えられるセレクタの設定を変えることで、性能評価対象とするキャッシュメモリの容量を変更することができる。
【0016】
サービスプロセッサ3は表示装置および入力装置(いずれも図示せず)を備えており、システムの監視や性能の評価の指示、表示等を行うための機能を有している。メモリ(図示せず)には、性能評価実行プログラムが格納され、これらの機能を実行する。入力装置からはディスクアレイ制御装置における性能評価の条件を設定するための性能評価条件が入力される。性能評価条件については図2を参照して後述する。
表示装置には、性能測定条件の設定および測定開始指示および測定結果表示指示が表示される。また、性能測定条件に合せたディスクアレイ制御装置の各部の構成変更およびディスクアレイ制御装置の性能測定開始および測定結果を示す情報、更に性能評価部200での評価結果に関する情報が表示される。
【0017】
図2に示す性能評価実行のフローチャートを参照して性能評価の機能乃至動作を説明する。
図は性能評価実行プログラムの実行機能を示すものであり、符号205はディスクアレイ制御装置の性能評価部200で実行される機能であるが、それ以外は、サービスプロセッサ3における機能を示している。
ハードウエア構成指定部201にて、ディスクアレイ制御装置の構成を指定する。これは、サービスプロセッサ3の表示装置の画面にディスクアレイ制御装置の構成が表示され、その表示画面を見て入力装置から評価対象とする構成が指定される。表示項目としては、ディスク容量、キャッシュ容量、プロセッサ数であり、操作者は任意の容量、数を入力設定できる。性能測定時に通常処理を実施している場合は、画面上に現状の構成が表示される。通常処理の動作中に性能測定を行う場合、この画面で構成のパラメータを変更することはできない。性能測定のみを行う場合には、ハードウエア構成指定部201にて指定した構成で性能評価を行うことが可能となる。
【0018】
次に、評価条件指定部202にて性能評価測定条件を指定する。測定条件の項目としては、パス使用率やアクセス競合の有無およびアクセスがキャッシュメモリ部40か磁気ディスク装置4かの選択等があり、これらの評価条件は入力装置から指定される。例えば相互結合網60のパス使用率を50%としたい場合、サービスプロセッサ3からディスクアレイ制御装置2内チャネルインタフェース部10内の性能評価部200へ相互結合網70を介し、パス使用率指定情報が送られる。性能評価部200ではパス使用率に対応してパスの数を変更して設定する。相互結合網60のパス使用率を制御する性能条件変更論理部に指示を出すことにより、パス使用率に応じたパス数を設定できる。
【0019】
次に評価リクエスト指定部203にて、性能測定を行うプログラムを指定する。項目としては、リード/ライトの選択、データ長および連続アクセス/単発アクセスの選択等がある。サービスプロセッサ3の表示画面の表示に従って、入力装置にて指定された性能測定プログラム指定情報は、相互結合網70を介して性能評価部200に送られ、性能評価部200内の性能測定プログラム生成論理部にて性能測定プログラムを指定する。
評価スタート/ストップ部204は性能評価の実行の開始および終了を指示するものである。性能評価の実行開始が指示されると、その指示はサービスプロセッサ3から性能評価部200に送られ、性能評価部200はディスクアレイ制御装置2内の各リソースに性能測定開始および終了のトリガ信号を送出する。性能測定終了にて、性能評価部200からサービスプロセッサ3に性能終了報告を行い、サービスプロセッサ3は表示画面上に性能測定が終了したことを表示する。
【0020】
続いてデータ採取部205にて性能データを採取する。性能測定終了により、性能評価部200は、ディスクアレイ制御装置2内の各リソースからのデータ採取の起動をかけ、データを採取する。採取されたデータは、性能評価部200内に保持される。
続いてサービスプロセッサ3のデータ加工および表示機能206にて、性能評価部200内に保持されている性能測定データを、相互結合網70を介し、サービスプロセッサ3に取り込み、編集加工して表示画面に表示する。
【0021】
次に、図3を参照して性能測定されたデータの加工および表示の一例について説明する。この機能はサービスプロセッサの性能評価実行プログラムにより行われる。図3に示す表示グラフは、サービスプロセッサの表示装置の画面に表示される例である。縦軸は時間軸であり、グラフの左側はディスクアレイ制御装置内のリソースを示し、右側は各リソース部の詳細な処理内訳を示している。
リソースの内訳としては、チャネルインタフェース部ハード処理210、チャネルインタフェース部マイクロプログラム処理211、キャッシュメモリ部処理212、ディスクインタフェース部ハード処理213、ディスクインタフェース部マイクロプログラム処理214およびディスク装置処理215で構成される。処理時間の合わせたものが処理時間のトータルとなる。
【0022】
グラフの右側に示す処理内訳に関して、各項目は、性能測定部80〜83内の各々の測定論理部で測定したデータを加工し表示してある。各項目の内容について説明する。
チャネルインタフェース部ハード処理210の内訳として、コマンド解析220、キャッシュインタフェース221、データ送出処理222を示している。これらの値は、チャネルインタフェース部10内の性能測定部80内のコマンド解析処理時間測定論理800、キャッシュインタフェース使用時間測定論理801、データ送出処理時間測定論理802にて測定された値から求めている。
【0023】
チャネルインタフェース部マイクロプログラム処理211の内訳として、マイクロプログラム処理223、共有メモリインタフェース224、共有メモリアクセス225を示している。これらの値は、チャネルインタフェース部10内の性能測定部80内のマイクロプログラム処理時間測定論理803、共有メモリインタフェース使用時間測定論理804および共有メモリ部20内性能測定部81内共有メモリ処理時間測定論理(チャネル要求)805にて測定された値を加工することにより求めている。具体的には、マイクロプログラム処理223の値は、マイクロプログラム処理時間測定論理803で測定した値から、共有メモリインタフェース使用時間測定論理804および共有メモリ処理時間測定論理(チャネル要求)805にて測定された値を減算した値である。
キャッシュメモリ部処理212の内訳として、キャッシュメモリアクセス226、競合待ち227を示している。これらの値は、キャッシュメモリ部40内の性能測定部82内キャッシュメモリ処理時間測定論理807、競合待ち時間測定論理808にて測定された値から求めている。
【0024】
ディスクインタフェース部ハード処理213の内訳として、キャッシュインタフェース228、ディスクインタフェース229、データ送出処理230を示している。これらの値は、ディスクインタフェース部30内の性能測定部83内キャッシュインタフェース処理時間測定論理809、ディスクインタフェース使用時間測定論理810、データ送出処理時間測定論理811にて測定された値から求めている。
【0025】
ディスクインタフェース部マイクロプログラム処理214の内訳として、マイクロプログラム処理231、共有メモリインタフェース232、共有メモリアクセス233を示している。これらの値は、ディスクインタフェース部30内の性能測定部83内のマイクロプログラム処理時間測定論理812、共有メモリインタフェース使用時間測定論理813および共有メモリ部20内性能測定部81内共有メモリ処理時間測定論理(ディスク要求)806にて測定された値を加工することにより求めている。具体的には、マイクロプログラム処理231の値は、マイクロプログラム処理時間測定論理812で測定した値から、共有メモリインタフェース使用時間測定論理813および共有メモリ処理時間測定論理(ディスク要求)806にて測定された値を減算した値である。
ディスク装置処理215は、性能測定部83内ディスク装置処理時間測定論理814にて計測した値を示している。
【0026】
右側グラフの値の合計は、左側グラフの値と一致する。このように、各リソースの処理時間を表示することにより、リソース毎のオーバヘッドが明確になる。例えば、チャネルインタフェース部マイクロプログラム処理214のマイクロプログラム処理231の処理時間が大きな割合を占めていたとすると、この部分の性能改善が重要であることが明確となり、チャネルインタフェース部のプロセッサ性能を向上させる等の施策が可能である。この様に、アクセスに対する各リソースの処理オーバヘッドを表示することにより、ディスクアレイ制御装置を開発、設計する者にとっても、システムのネックポイントが明らかになり、性能改善対策に対処できるようになる。
更に重要なことは、性能上大きなウエートを占めていない箇所に労力をかける必要がなくなる。
【0027】
次に図4、図5を参照して、本発明の他の実施例について説明する。
図4に示す実施例においては、ディスクアレイ制御装置内の各リソースに性能測定部を備えている。即ち、ディスクアレイ制御装置2のチャネルインタフェース部10内に性能測定部80を、共有メモリ部20内に性能測定部81を、またキャッシュメモリ部40内に性能測定部82を、更にディスクインタフェース部30内に性能測定部83を有している。これ以外は、図1に示した構成と同様である。これらの性能測定部はハードウェア論理回路で構成され、その一例が図5の符号800に示される。セット入力信号が入るとカウンタが計数を始め、その値がレジスタに記憶される構成である。計数値は時間のパラメータである。
【0028】
図5に各性能測定部80〜83内の構成を示す。例として、ディスク装置4に対するリードアクセスの性能を測定する場合について説明する。サービスプロセッサ3からの性能測定開始指示により、性能評価部200は各性能測定部80〜83に対し、性能測定開始のトリガ信号を送出する。各性能測定部80〜83は、トリガ信号受信により性能測定を開始する。
性能評価部200からの性能測定リクエストを性能測定部80が受け取り、性能測定部80内の、コマンド解析処理時間測定論理800にて性能測定を開始する。ハードウェアによるコマンド解析後、チャネルインタフェース部マイクロプログラム100に処理を引き継いだところで、コマンド解析処理時間測定論理800の計測を終了すると共に、性能測定部80内の、マイクロプログラム処理時間測定論理803の計測を開始する。また、チャネルインタフェース部マイクロプログラム100がキャッシュメモリ部40の情報を採取するために、共有メモリ部20にアクセスを開始する時に、性能測定部80内の、共有メモリインタフェース使用時間測定論理804の計測を開始する。共有メモリ部20は、リクエストを受信すると、共有メモリ部20内の性能測定部81内の共有メモリ処理時間測定論理(チャネル要求)805にて、共有メモリ処理時間の計測を開始する。共有メモリ部20の処理が終了した時点で、共有メモリ処理時間測定論理(チャネル要求)805の計測を終了する。続いて、共有メモリ部20からチャネルインタフェース部10にデータが到着したことにより、性能測定部80内の、共有メモリインタフェース使用時間測定論理804の計測を終了する。
【0029】
チャネルインタフェース部マイクロプログラム100の解析にて、データがキャッシュメモリ部40内に存在しないことが判明すると、アクセス処理はディスクインタフェース部30内のディスクインタフェース部マイクロプログラム300に引き継がれ、ディスクインタフェース部30内の性能測定部83内のマイクロプログラム処理時間測定論理812の計測を開始すると共に、性能測定部80内の、マイクロプログラム処理時間測定論理803の計測を終了する。続いて、ディスクインタフェース部マイクロプログラム300がディスク装置4の情報を採取するために、共有メモリ部20にアクセスを開始する時に、性能測定部83内の、共有メモリインタフェース使用時間測定論理813の計測を開始する。共有メモリ部20にてリクエストを受信すると、共有メモリ部20内の性能測定部81内の共有メモリ処理時間測定論理(ディスク要求)806にて、共有メモリ処理時間の計測を開始する。共有メモリ部20の処理が終了した時点で、共有メモリ処理時間測定論理(ディスク要求)806の計測を終了する。続いて、共有メモリ部20からディスクインタフェース部30にデータが到着したことにより、性能測定部83内の、共有メモリインタフェース使用時間測定論理813の計測を終了する。
【0030】
ディスクインタフェース部マイクロプログラム300の解析終了後、ディスク装置4とキャッシュメモリ部40間のデータ転送開始により、性能測定部83内の、マイクロプログラム処理時間測定論理812の計測を終了すると共に、ディスク装置の処理時間測定論理814の計測を開始する。続いて、ディスク装置からのデータ転送開始信号にて、ディスク装置処理時間測定論理814の計測を終了し、同時にディスクインタフェース使用時間測定論理810の計測を開始する。ディスク装置4からのデータ転送終了により、ディスクインタフェース使用時間測定論理810の計測を終了し、同時にデータ送出処理時間測定論理811の計測を開始する。続いてディスクインタフェース部30とキャッシュメモリ部40間のデータ転送開始により、データ送出処理時間測定論理811の計測を終了し、同時にキャッシュインタフェース使用時間測定論理809の計測を開始する。キャッシュメモリ部40へリクエストが到着したことにより、性能測定部82内キャッシュメモリ処理時間測定論理807の計測を開始すると共に、キャッシュインタフェース使用時間測定論理809の計測を終了する。キャッシュメモリのアクセスが終了した時点でキャッシュメモリ処理時間測定論理807の計測を終了する。この時、アクセス競合等で、キャッシュメモリ部40内にて待ちが発生した場合、性能測定部82内の競合待ち時間測定論理808にて、待ち時間を計測する。続いて、処理がチャネルインタフェース部10とキャッシュメモリ部40間のデータ転送に移り、チャネルインタフェース部10内の性能測定部80内のキャッシュインタフェース使用時間測定論理801による計測を開始する。データ転送終了により、キャッシュインタフェース使用時間測定論理801による計測を終了し、データ送出処理時間測定論理802による計測を開始する。最終的に、ホストコンピュータ1へのデータ転送準備が完了したところで、データ送出処理時間測定論理802による計測を終了する。以上により、性能測定を終了する。
各々の時間に対し、必ず処理時間を計測することで、トータルの処理時間はもちろん、個々のリソースの処理時間を計測することができる。性能測定終了により、測定データを各々の性能測定部80〜83から性能評価部200に取り込む。
【0031】
以上本発明の実施例を説明したが、上記以外にも種々変形して実施し得る。例えば、上記実施例では、ディスクアレイ制御装置を構成する各部がそれぞれ1つのリソースを備える制御装置の例について説明したが、チャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部を複数備えるディスクアレイ制御装置にも本発明は適用できる。この場合、性能測定はそれらのリソースに対して行うことになる。
上記実施例はディスクアレイ制御装置に適用した例であるが、本発明はこれに限定されず、ディスクシステムにおいて使用される、チャネルインタフェース部、ディスクインターフェース部、キャッシュメモリ部等を備えるディスク制御装置にも適用できる。
【0032】
【発明の効果】
本発明によれば、ディスクアレイ制御装置に性能評価部を備えて、目的とするリソースの性能を比較的容易に評価することができる。また、性能評価の結果を表示することにより、ユーザにシステムのネックポイントを明示することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるディスクアレイ制御装置の構成を示すブロック図。
【図2】本発明による性能測定の処理フローを示す図。
【図3】本発明の実施例による性能表示グラフの一例を示す図。
【図4】本発明の他の実施例によるディスクアレイ制御装置の構成を示すブロック図。
【図5】本発明の他の実施例によるディスクアレイ制御装置における性能測定部の構成を示す図。
【符号の説明】
1…ホストコンピュータ、 2…ディスクアレイ制御装置、
3…サービスプロセッサ、 4…磁気ディスク装置、
10…チャネルインタフェース部、 20…共有メモリ部、
30…ディスクインタフェース部、 40…キャッシュメモリ部、
50…相互結合網、 60…相互結合網、
70…相互結合網、 80〜83…性能測定部、
100…チャネルインタフェース部マイクロプログラム、
200…性能評価部、
300…ディスクインタフェース部マイクロプログラム、
201…ハードウエア構成指定部、 202…評価条件指定部、
203…評価リクエスト指定部、 204…評価スタート/ストップ部、
205…データ採取部、 206…データ加工/表示部、
800…コマンド解析処理時間測定論理、
801…キャッシュインタフェース使用時間測定論理、
802…データ送出処理時間測定論理、
803…マイクロプログラム処理時間測定論理、
804…共有メモリインタフェース使用時間測定論理、
805…共有メモリ処理時間測定論理(チャネル要求)、
806…共有メモリ処理時間測定論理(ディスク要求)、
807…キャッシュメモリ処理時間測定論理、
808…競合待ち時間測定論理、
809…キャッシュインタフェース使用時間測定論理、
810…ディスクインタフェース使用時間測定論理、
811…データ送出処理時間測定論理、
812…マイクロプログラム処理時間測定論理、
813…共有メモリインタフェース使用時間測定論理、
814…ディスク装置処理時間測定論理、
210…チャネルインタフェース部ハード処理、
211…チャネルインタフェース部マイクロプログラム処理、
212…キャッシュメモリ部処理、
213…ディスクインタフェース部ハード処理、
214…ディスクインタフェース部マイクロプログラム処理、
215…ディスク装置処理、
220…コマンド解析、 221…キャッシュインタフェース、
222…データ送出処理、 223…マイクロプログラム処理、
224…共有メモリインタフェース、
225…共有メモリアクセス、 226…キャッシュメモリアクセス、
227…競合待ち、 228…キャッシュインタフェース、
229…ディスクインタフェース、 230…データ送出処理、
231…マイクロプログラム処理、 232…共有メモリインタフェース、
233…共有メモリアクセス。
Claims (8)
- ホストコンピュータに接続されるチャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対し読出し又は書込みされるデータを一時的に格納するキャッシュメモリ部、チャネルインタフェース部およびディスクインタフェース部とキャッシュメモリ部とのデータ転送に関する制御およびディスク装置の管理情報を格納する共有メモリ部の各リソースを有するディスク制御装置において、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能を評価する性能評価部を該チャネルインタフェース部に設け、該性能評価部における評価結果に関する情報を外部に出力するように構成したことを特徴とするディスク制御装置。
- 請求項1において、該リソースにリクエストの処理時間又はアクセス時間を測定する性能測定論理を設け、該性能測定論理により測定された結果を示すデータを前記性能評価部で取得して評価することを特徴とするディスク制御装置。
- 請求項1において、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網を有し、該性能評価部からの指示により、該結合網のパスの数又はパスの太さを変更することを特徴とするディスク制御装置。
- 請求項3において、該リソースに性能条件変更論理を備え、性能測定に際して該性能評価部からの指示によりリソースの測定条件を変更可能であり、測定条件毎のリクエストの処理時間又は各リソースの処理時間を計測することを特徴とするディスク制御装置。
- ホストコンピュータに接続されるチャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対し読出し又は書込みされるデータを一時的に格納するキャッシュメモリ部、チャネルインタフェース部およびディスクインタフェース部とキャッシュメモリ部とのデータ転送に関する制御およびディスク装置の管理情報を格納する共有メモリ部と、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能を評価し、評価結果に関する情報を外部に出力するように構成された性能評価部とを有するディスクアレイ制御装置と、
該ディスクアレイ制御装置と結合網を介して接続される、表示手段および入力手段を有するサービスプロセッサを備えるディスクシステムであって、
該サービスプロセッサの入力手段からはディスクアレイ制御装置における性能評価の条件を設定するための性能評価条件が入力され、入力された該性能評価条件は結合網を介してディスクアレイ制御装置に送られて該性能評価部における性能評価の条件が設定され、かつ該性能評価部で得られた性能評価の結果を示す情報は結合網を介してサービスプロセッサに送られ、該表示手段に表示されることを特徴とするシステム。 - 請求項5において、ディスクアレイ制御装置を構成するリソースに性能条件変更論理を備え、該性能評価部からの指示によりリソースの測定条件を変更可能であり、測定条件毎のリクエストの処理時間又は各リソースの処理時間を計測し、該性能評価部における測定データに関する評価結果は該サービスプロセッサに送られて、表示手段に表示されることを特徴とするシステム。
- 請求項5において、前記サービスプロセッサの該表示手段には、性能測定条件の設定および測定開始指示および測定結果表示指示が表示されると共に、性能測定条件に合せたディスクアレイ制御装置の各部の構成変更およびディスクアレイ制御装置の性能測定開始および測定結果を示す情報が表示されることを特徴とするシステム。
- ホストコンピュータに接続されるチャネルインタフェース部、ディスク装置に接続されるディスクインターフェース部、ディスク装置に対し読出し又は書込みされるデータを一時的に格納するキャッシュメモリ部と、チャネルインタフェース部とキャッシュメモリ部を接続する結合網、およびディスクインタフェース部とキャッシュメモリ部を接続する結合網を有するディスクアレイ制御装置において、該チャネルインタフェース部に設けられた、少なくとも該キャッシュメモリ部およびディスク装置へのアクセス性能に関する評価を行う性能評価部と、該結合網のパスの数又はパスの太さを変更するための論理回路とを有し、該性能評価部からの指示により該論理回路を制御してパスの数又はパスの太さを変更させた下で性能測定のための情報を取得し、該性能評価部における評価結果に関する情報を外部に出力するように構成したことを特徴とするディスク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342164A JP4267304B2 (ja) | 2002-11-26 | 2002-11-26 | ディスクアレイ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342164A JP4267304B2 (ja) | 2002-11-26 | 2002-11-26 | ディスクアレイ制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004178169A true JP2004178169A (ja) | 2004-06-24 |
JP2004178169A5 JP2004178169A5 (ja) | 2005-12-22 |
JP4267304B2 JP4267304B2 (ja) | 2009-05-27 |
Family
ID=32704294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002342164A Expired - Fee Related JP4267304B2 (ja) | 2002-11-26 | 2002-11-26 | ディスクアレイ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4267304B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7185156B2 (en) | 2004-03-25 | 2007-02-27 | Akira Fujibayashi | Storage system with automated resource allocation |
EP1953635A2 (en) | 2007-01-29 | 2008-08-06 | Hitachi, Ltd. | Storage system comprising function for alleviating performance bottleneck |
US7895375B2 (en) | 2007-02-13 | 2011-02-22 | Fujitsu Limited | Data transfer apparatus and data transfer method |
-
2002
- 2002-11-26 JP JP2002342164A patent/JP4267304B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7185156B2 (en) | 2004-03-25 | 2007-02-27 | Akira Fujibayashi | Storage system with automated resource allocation |
US7636820B2 (en) | 2004-03-25 | 2009-12-22 | Hitachi, Ltd. | Storage system with automated resources allocation |
US7877560B2 (en) | 2004-03-25 | 2011-01-25 | Hitachi, Ltd. | Storage system with automated resource allocation |
EP1953635A2 (en) | 2007-01-29 | 2008-08-06 | Hitachi, Ltd. | Storage system comprising function for alleviating performance bottleneck |
US8312121B2 (en) | 2007-01-29 | 2012-11-13 | Hitachi, Ltd. | Storage system comprising function for alleviating performance bottleneck |
US7895375B2 (en) | 2007-02-13 | 2011-02-22 | Fujitsu Limited | Data transfer apparatus and data transfer method |
Also Published As
Publication number | Publication date |
---|---|
JP4267304B2 (ja) | 2009-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7437618B2 (en) | Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing | |
US7577770B2 (en) | System and method for performance monitoring and reconfiguring computer system with hardware monitor | |
JP4787460B2 (ja) | ソフトウェア・コンポーネントの性能測定を基にしたシステム性能予測方式および方法 | |
US7844860B2 (en) | Apparatus and computer program product in a processor for performing in-memory tracing using existing communication paths | |
US7437617B2 (en) | Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers | |
US20080168445A1 (en) | Measuring processor use in a hardware multithreading processor environment | |
US20050216617A1 (en) | Obtaining queue measurement data for a range of logical control unit queues | |
JPH0762832B2 (ja) | データプロセッサシステムの性能評価方法 | |
CN103885820B (zh) | 信息处理装置和信息处理方法 | |
JP2013533553A (ja) | システムテスト方法 | |
JP2001119403A (ja) | データ転送資源の使用状況解析方法及び使用状況解析装置 | |
JP5112277B2 (ja) | 再現処理方法、計算機システムおよびプログラム | |
JP5151996B2 (ja) | 半導体集積回路及びデバッグ・トレース回路 | |
US7373557B1 (en) | Performance monitor for data processing systems | |
JP4267304B2 (ja) | ディスクアレイ制御装置 | |
JP5659054B2 (ja) | システム管理装置、システム管理方法及びシステム管理プログラム | |
CN109947667A (zh) | 数据访问预测方法和装置 | |
JP2004264970A (ja) | プログラム、情報処理装置、及び情報処理装置におけるログデータの出力方法 | |
JP5397771B2 (ja) | 性能最適化システム、方法及びプログラム | |
CN108345534A (zh) | 生成和处理跟踪流的装置和方法 | |
WO2012056732A1 (ja) | ストリームデータ処理における性能保証方法および装置 | |
JP5931276B2 (ja) | プログラマブル表示器、そのプログラム | |
CN112732765A (zh) | 一种实验路径的确定方法及装置、电子设备 | |
JP2011118596A (ja) | 情報処理装置およびプロファイリング方法 | |
JP2009026029A (ja) | トランザクション制御装置、トランザクション制御方法、トランザクション制御プログラムおよびそのプログラムを記憶した記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |