JPS62112378A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタに関するものである。更
に詳しくは、トランジスタの性能に悪影響を与える活性
層領域から非活性層領域への電荷担体の漏れを防ぐため
の傾斜組成構造を活性層領域に有する電界効果ｌ−ラン
ジスタに関するものである。

第１図は、従来の最も一般的な電界効果トランジスタの
模式図である。

このトランジスタの動作原理は、ソース・ドレイン電橋
間に電圧を印加し、グー１〜電極の電位を制御すること
で、電荷担体（電子あるいは正孔）による電流１１が制
御されるわけであるが、電荷担体による電流は、５の活
性層領域を流れる１１のみではなく、６の非活性半導体
中を流れる電流１ｅも含まれている。

この電流１ｅは、トランジスタ動作には直接関係しない
謂ゆる漏れ電流であるが、これが存在づるためにしきい
（ｌｌＩ電圧の減少のみでなく、ターン・オノの電流特
性が悪くなるなどのトランジスタ特性に多大な悪影響を
及ぼしていた。

最近のトランジスタｆ）集積回路は、高速性能の追及の
ために、索子寸法が非常に小さくなっている傾向にあり
、この場合、上記で述べた悪影響がより顕茗になり、“
′短チャンネル効果゛。

と称される。

この短チャンネル効果の影響を避ける目的から、第２図
の構造のＧａＡｓ電界効果１−ランジスタが提案されて
いる［　ｋＪａｍａｓａｋｉ、Ｎ、Ｋａｔｏ。

Ｈ，Ｈｉｒａｙａｍａ、　　「Ｉｅｃｔｒｏｎｉｃｓ　
Ｌｅｔｔｅｒｓ、１９８４年１２月６日、　２０巻、２
０／　２６号、ベージ　１０２９−１０３１コ。

この１−ランジスタでは、Ｎ形活性層と半絶縁性半導体
基板との間にベリリウムをイオン注入することによりＰ
形の中間層を設け、ＮＰ接合を形成することで基板内部
での漏れ電流の低減を試みている。

第３図は、この素子製作をのためのイオン注入条件とこ
れに対応した注入イオンの深さ方向分布理論曲線Ｃよ）
る。Ｓｌ“　（シリコ１ン・イオン）はＮ形話性層を形
成、Ａ゛るＡ：めの不純１カー１′コツンであり、Ｆ１
ａ”（ベリラム・イオン）は−１記で述べｔ＝　ｐ形の
中間層を形成り゛るための不純物イオンである。しかし
、この種素子製作の成否をになうイオン注入技術が難り
、＜、例えば深さ方向分布の制御性、注入イオンの活性
化の活性化残留格子欠陥等の魚で不安が残されている。

また、漏れ電流を抑止するためのＮＰ接合がイオン注入
で形成されるため、イの品質に問題があり、更にこれが
ホし接合である／ｊめ（（、電界で加速された高コーネ
ルギーの電荷１１１体が容易にＮＰ接合の電位障壁を乗
り越λ、（二漏れ電流どなる可能性も充分ありうる。

加えて、第３図より明らかなごとく、Ｎ形活性層９ｒｉ
域に相当ＩＴのＢ　ｅイオンが含まれＣいるため、これ
が電荷担体の不純物散乱中心とな−）で電子の高速走行
の障害となり、結果的に素子の高速動作に影響を及ぼづ このようなホモ接合の欠点を補う１−」的から、第４図
のようａ　Ｇ　ａ　Ａ　Ｓ　／　Ａ　Ｉ　　Ｇ　ａ　１
−ｘ　Ａ　Ｓヘテロ階段接合を′、８荷担体の障壁に用
い、この障壁により漏れ電流の抑止を図る方法が提案さ
れＣいる。

しかしながら、この方法にもいくつかの問題がある。第
１として、ヘテロ接合の品質の問題がある。ＧａＡＳと
Ａ　ｌｘ　（３ａｉ−ｘ　ＡＳは比較的格子整合のとれ
たヘテロ接合系としで知られているが、それでもある程
度の不整合が存在しこれはＡ１組成比Ｘに対して八ａ＝
０．１５ｘ［％１で表される。不整合が存在することに
より、結晶内に歪みが誘起されることになる。

第５図は、ＧａＡＳとＡｌＧａＡｓと ×　　　　　１−× のヘテロ接合に誘起される歪みをＸに対してプロットし
たものである［　Ｓ、Ａｄａｃｈｉ、Ｊ、八ｐｐ１．Ｐ
ｈｙｓ、第５８巻、３呂、ページ旧−１１２９１゜第５
図より、誘起歪みＸはＸに対して、Ｘ＝２．２３　ｘ　
Ｕｘ　１０’　ｄＶｎ／ｃｉ］で与えられ、例えばＸ＝
０．３どすると　６．６９　Ｘ　１０’　　［ｄｙｎ／
ｃｉ　Ｊとなる。この値の一輔性応力を（３ａＡｓに加
えると仮定すると、結晶が破壊をおこ１〕７．づ／ＡＦ
）らこなごなに割れてしまうほどの応力Ｃある。この内
部歪みは。、１だ、活性層の電荷担体の輸送特性にも悪
影響を及ぼづ゛。ＧａＡｓ等のぜン？ｌｉ　！４）鉱構
造の結晶は結晶学的にも反転対称をもたないことから、
ピエゾ電気効果を有することになり、従って、先に述べ
たべ一テロ階段接合により誘起される歪みが活性層内に
ピ１ゾ′市気場を誘起し、これがピエゾ電気錯乱と呼ば
れる電荷担体の散乱の度合を高め、結果的に電荷担体の
高速走行に悪ｆｌａＷを与えることになる。

第２の問題は、ヘテロ階段接合の界面に生ずる謂ゆる界
面単位である。先で説明したが、ＧａＡＳとＡＩＧａＡ
Ｓとの格子定数がｘ　　　１−ｘ 異なり、従っ℃格子不整合をきた−す。格子定数が異な
るということは、エネルギー帯構造を記述するためのイ
オン、電子ボザンシャルが責イｆるということであり、
このことから異種結晶を接合させることにより、その接
合界面にボデンシャルの不調和に起因した界面単位が形
成される。界面準位が形成されると、そこで電荷担体の
発生・再結合による電流が流れ、これが第１図で示され
るようなトランジスタの動作に関係しない新しいタイプ
の漏れ電流（Ｉｅ）となる。

界面準位に関する他の大きな問題点もある。

先の界面準位はポテンシャルの不調和に起因した、いわ
ば真性界面準位であるが、不純物の形成する界面準位も
ある。

第６図は、２次イオン質吊分析によるＧａＡＳ／ＡＩ　
　（３ａ　　　ＡＳ階段へテロ接合におけｘ　　　１−
ｘ る酸素（０＞および炭素（Ｃ）不純物の分布を測定した
ものである。不純物、特にＯは界面（表面）準位に悪影
響を与え、ＧａＡｓに限らず一般の■−■複化合物半導
体のデバイス製作のための障害（例えば、ショットギー
電橿バリアの制御）となっている。第６図より明らかで
あるが、Ｏの渥入ＭがＧ　ａ　Ａ、　ｓに比べ、Ａ、１
ｘＱａ１−ｘＡｓで著しく多い。従って第４回のＧａＡ
　Ｓ／　Ａ　Ｉ　　Ｇ　ａ　１−Ｘ　Ａ　Ｓ階段へテロ
接合を用× いた場合、これら結晶の界面からＡｌｘＧａ１−、Ａｓ
にかけて、多ｊｌの０不師物が含まれることになり、界
面［：′ｌにｔ、ｃ：の０不純物１に、Ｊ、る準位も多
量に存在号ることになる。

界面準位および界面の結晶学的品質に関するさらに大き
な問題点も存在する。トランジスタの高性能化のために
は、活性＆のキｔ・リア瀧］印が高１ｊれば＾い（５ど
よく、この場合、活性層の厚さもキャリアミ１１度に準
じて薄くしなければならない。活性層厚が０．１μｍよ
りも薄くなると新しい問題が生ずる。すなわち、活性層
厚がドブロイ波長に比べ無視できないほどに’＋Ｅるど
、界面準位がだけでなく階段へテロ接合界面の結晶学的
・機械的な品質に関連した不均一性（凹凸）のために、
電荷担体の輸送特性が影響を受ける。すなわち、これは
表面（界面）散乱の名で呼ばれ、界面単位のボテンシ！
・ルのゆらぎ亡機械的平坦性の不連続な部分で電荷担体
が散乱を受け、これの高速走行に悪影響を与えるわけで
ある。したがって、表面散乱を極力小ざくするためには
、格子整合の完全にとれた不純物界面準位の極めて少な
いヘテロ接合を用いればよいわけであるが、ＧａＡｓ−
、、’Ａｔ　　Ｇａ１−ｘＡｓ階段ヘテロ接合では不可
能である。

第２の問題点として界面準位の問題について述べたが、
さらに悪いことには、第１の問題点であった格子不整合
に起因した内部ピエゾ電気用との相乗効果で、電気的に
不活性であった界面準位がピエゾ電気用による電界放出
で活性化されて、その濃度をさらに高めることも充分考
えられる。

第３の問題点を最侵に述べる。

最近のトランジスタおよび集積回路は、高速化追求を第
１の目的として、第２図あるいは第４図に示すチャンネ
ル長しが、増々縮小化される傾向にあり、これが１μｍ
をゆうに切る長さに達している。この場合、第４図にお
いて、ＧａＡｓ活性層に存在する電荷担体はＡ　１ｘＧ
ａ１−ｘＡｓ層との障壁のために、ある程度基板方向へ
の漏れが防げる。しかし、類チャンネル長のだめに１８
のソース・コンタクト層から、電荷担体（電子）が１８
のＡＩ　　Ｇａ　　　Ａｓｌｘ　　１９ に注入され、ドレイン・コンタク］へＮに注入されるこ
とで漏れ電流が流れる。このために、ドレイン伝達定数
が悪くなる。これは短ヂ１！ンネル効宋によりもたらさ
れる弊害の−っである７勿論、この場合の漏れ電流は、
チャンネル長１−が長いほど少ない。

第７図には、Ｌを変えた場合の印加電圧に対する漏れ電
流をプロットしたものであり、例えばＬ＝５μｍでは低
電界ぐほとんど漏れ電流は存在しない。しかし、１０Ｋ
Ｖ／ｕ　（＝　５Ｖ１５μｍ）程度の電界では、Ｌ＝０
．２８ａｍ、、０゜５２ａｍ等の短ヂＸ・ンネル累子ど
同等に近い電流が流れる。１０１０ＫＶ／口の電界の強
度は、トランジスタ動作時の電界どしては、決しで高く
ないので、この問題は重大である。実際のトランジスタ
のチャンネル長しが１μｍ以下であることを考えると問
題はさらに重大である。濠だ、先に述べたがＧａＡＳ／
’Ａ　ｌｘ　Ｇａ１−Ｘ△Ｓの電位障壁により、電荷担
体のＡ　ｌ、　Ｑａｌ、、、ＸＡＳ層への漏れはある程
度防げるが、活性層をソース・ドレイン電界により電荷
担体が走行すると、単位時間当り、ｅＶｄＥのエネルギ
ーが電荷担体に与えられる。ここでｅは単位電荷量、Ｖ
ｄは電荷担体のドリフト速度、Ｅは電界である。

この電界からのエネルギーにより、電荷担体は容易にＧ
ａＡｓ／Ａ　Ｉ　　Ｇａ１−ｘＡｓ階段へ× テロ接合の障壁を乗り越えるようになる。乗り越えた電
子はＡ　ＩｘＧａｌ、Ａｓ層を流れ、漏れ電流となる。

この減少は、運動量空間遷移に対し、実空間遷移と呼ば
れる。

このように、階段へテロ接合では、コンタクト層から容
易に電荷担体が△’ｘＧａ１−、Ａｓに注入されるのみ
ならず、階段接合のための急峻な電位障壁のため実空間
での電荷担体遷移が起き、漏れ電流となる まず、電界による過度のエネルギーにより、電荷担体が
容易にＰＮＮホモ合電界を乗り越えることができること
は簡単に予測される。

コンタク１一層から注入される電荷担体について考えて
みる。これによる電流はコンタク１一層とＰ埋め込み位
とを流れる電流でＮ　Ｐ　Ｎ接合を流れる電流である。

Ｅａｓｔｏｎ等［１，Ｆ、Ｅａｓｔｏｎ、Ｒ。

Ｓｔａ　ｌ　ｌ、Ｄ、Ｗｏｏｄａｒｙ、Ｎ、Ｄａｎｄｅ
ｋ：ｅｙ、ｃ、Ｅ、Ｃ，Ｗｏｏｃｊ、Ｍ、Ｓ。

５ｈｕｒ、ａｎｄ　　Ｋ、８ｏａｉｄ、Ｅ！ｅｃｔｒｏ
ｎｓ　　１ｅｔｔｅｒｓ、１６さ、ページ５２４−５２
５］は、Ｌ＝０．４８μｍのＰ層におけるＮＰＮ接合の
電流と電圧の特性を計算し、Ｖｐ　＝ＱＮＡ　Ｌ’　／
２ｅ−ｃ定Ｍさｎるパンチ・スルー電圧までは電流は流
れないとの結論を得ている。ここでＮＡはアクセプタ電
圧、εは誘電率である。しかし、彼らの結論は仝（妥当
性のないものである。それは、彼らが電流輸送機構とし
て、ドリフト方程式のみから出発しているからである。

本発明者は、この点に注目し、実際に３１細な実験と計
算の検討を行なった［８．Ａｄａｃｈｉ、〜４．ＫａＷ
ａＳｈＩｍａ、に、ＹＯｋＯＶａｍａ、ａｎｄ　　Ｍ、
Ｔｏｍｉｚａｗａ、Ｅｌｅｃｔｒｉｃｓ　　１ｅｔｔｅ
ｒ、３１．ベージ４０９−４１１．１９８２年］。その
実験の結果を第８図に示す。破線はＥａｓｔｏｎ等によ
る計算結果である。

図より明らかなごとく、Ｅａｓｔｏｎ等の計算では、低
電圧ではほとんど電流が流れないが、実験結果では相当
量（電流が電圧に圧倒する謂ゆるオーミック電流）の電
流が流れる。

本発明者は、彼らよりはより現実的なドリフト・拡散方
程式を提案し、実際、実験との良い一致を得ている。

その理由としては、第９図で示したこのデバイスのキャ
リアａ度との電界分布より明らかであり、Ｎ”ｌＵから
の電子のＰ層へのしみ込みにより少数キャリアである電
子がＮ層をドリフトで通過することで説明される。

なｊ３、この計９は、電流連続の式、ポアッソン方程式
（ドナー及びアクセプタを考慮）、及び電子速度・電界
特性を考慮した、より正確で現実的なモデルを仮定して
行った。

以上の説明から、階段接合あるいはＰ埋め込み層では、
充分な漏れ電流の抑止が不可能であることが理解された
であろう。

本発明は、半導体活性層と半絶縁性基板との間に、活性
層に等しい組成からはじまってｊＪ坂力方向徐々に組成
を変えた傾斜組成構造の半導体中間層を挿入り−ること
で、漏れ電流の極めて少ない電界効トランジスタとその
集積回路を促供するものｒある。

本発明は、しきい値電圧の減少、ターン・オフ電流特性
の悪化等をもたらす電界効果トランジスタの漏れ電流の
抑止のために、半導体活性層と半絶縁性半導体基板との
間に、活性層と等しい組成からはじまって基板方向に徐
々に組成を変えた傾斜組成構造の半導体中間層を挿入づ
ることを特徴としている。

従来の技術でｔ、ｔ、漏れ電流の抑止の対策として活性
層と半絶縁性基板との間にイオン注入等の方法でＮＰ結
合を形成する手段がとられているが、このＮＰ接合は同
種半導体間の接合、謂ゆるホモ接合であるのに対し、本
発明での半導体活性層と傾斜組成構造の半導体中間層と
の接合が異種半導体間の接合、謂ゆるヘテロ接合になっ
ている点で、従来とは異なる。また、ヘテロ接合につい
ても、従来の一般的な階段へテロ接合に対し、本発明で
は傾斜へテロ接合を採用している点で異なっている。

第１０図は、本発明による電界効果トランジスタ実施例
を示し、ｎチャンネルのＧａＡｓを活性層とづる電位効
果１−ランジスタに適用した例である。第１０図Ａはそ
の構造を示す図、第１０図Ｂは、ショットキー・ゲート
電極直下のバンド構造の模式図である。

１７のＧａＡｓ活性層と１９の半絶縁性ＧａＡｓ基板と
の間に、１８のＡｌｘＧａ１．、ｘＡＳ中間唐が挿入さ
れており、この層の組成比Ｘは１７の活性層に接しいる
点ではＸ＝０（すなわらＧａＡｓ）であり、これから１
９のり板方向に対して徐々に増加する、謂ゆる傾斜組成
構造を有している。

第１０図（Ｂ）に示したＧ　ａ　Ａ　ｓ活性層ど△Ｉ　
　Ｇａ　　　△Ｓ中間囮のＶ板側の末端どの伝×１−Ｘ 導帯エネルギー差は、この未３５のＡｌ　　Ｇ　ａ　１
−ｘＡＳの組成比Ｘに対しで、 ΔＥ　　　！０．８ｘ　　　　　　［ｅＶ］　　　　　
（１）で与えられる。

上の式より例えば、末端の組成比Ｘを０．３とすると、
　　へＥｏ舘０．８Ｘ０．３＝０゜２４　［ｅＶ］とな
るる。この伝導帯エネルギー差へＥｏのために電界効果
トランジスタの漏れ電流の抑止が可能となる。

その叩出を次に説明する。

ＡｌＧａＡｓ中間否の厚さをｄ（第１ ｘ　　　１−ｘ ０図（Ｂ）参照）とすると、この中間層内に伝導帯ネル
ギー差ΔＦ。に起因した内部電界Ｅｂｉ−△Ｅ　ｃ　／
　ｄ　　　［Ｖ　５／ｃｍ　］　　　　（２）が誘起さ
れる。前述したと同じ様に、中間末端の組成比Ｘを０．
３とし、この苦の厚さｄを０、　１　［μＴｒＬ］とす
ると、Ｅｙ＝０．２４１０、　１　ｘ　１０−’＝　２
４　［ＫＶ／ｃｍ］という高電界が中間層内に誘起され
る。

従って、第１１図に示したように、基板方向に流れて漏
れ電流となりうる電子は、強い内部誘起電界のために、
ＧａＡｓ活＋’１１へ押し返される。このため、基板方
向にしみ出る電子が殆どなくなり、よって漏れ電流の抑
止が図られる。

第１２図は、本発明の他の実Ｉ　ＩＮを示し、”　１−
ｘ　Ｇａ１−ｘΔ”／Ｐ１−Ｖの半導体材料に適用した
例である。

第１０図＜Ａ）に示されているトランジスタと同様であ
るので図にはこれを省き、ショート４ニー・グー１〜電
極直下のバンド構造の模式図を示すのみにとどめた。

この１〜ランジスタでの活性層は、ＴｎＯ，５３Ｇａ　
ｏ、４７ＡＳ　（ｘ＝１．０）であり、中間層は活性層
に格子整合する。４元混晶Ｉｎ１−ｘＧａｘ　Ａｓｙ　
ｐｉ−ｙであり、半絶縁性基板は１ｎＰ　（ｙ＝１．０
）である。

本実施例によってもたらされる効果も第１０図の場合と
基本的に同じであるが、強い内部誘起電界のために漏れ
電流が抑止される。

ただし、＋ｎ　　　Ｇａ　　ＡｓＶＰｌ、にＪ３けｆ−
ｘ　　　　　ｘ る伝導帯エネルギー差は（１）式とは責なり、八Ｅ。Ｎ
ｏ、４ｘＯ，５ｙ＋Ｏ，Ｏｆ’３ｙ’　　Ｕｅｖｌ・・
・・・・・・・（３） で与えられる。ここで、ｙはＩｎ　　　ＧａＡ１−×Ｘ Ｓ　ｖ　Ｐ　１−ｙのＡｓ組成比である。いま、中間層
の末端の組成比ｙを０．５とし、中間層の厚さをｄ［μ
ｍ］とすると内部誘起電界１１月は１７［Ｋ　Ｖ　／　
ｃｍ　］程度の高電界どなる。

以上の二例では、活性層の導電型がｎ型であるいわゆる
、ｎチャンネル・トランジスタについて述べたが、本発
明は、勿論、導電へ′１がｎ型であるｎチャンネル・１
〜ランジスタへも適用が可能である。このｉｇ合、強い
内部電界により、正孔による漏れ電流の抑止が図られる
。

ただし、ｎチャンネルにおける内部電界は、伝導帯では
なく価電子帯のエネルギー差ΔＥＶに起因し、これはＧ
ａＡｓ／ＡＩ　　Ｇａ　　　Ａ×　　１づ Ｓトランジスタでは、 八Ｅ　　’ｘ０．４ｘ　　　　　［ｅＶ］・・・・・・
・・・（４）で与えられ、ｉｎ　　　Ｑａ　　Ａｓ　　
Ｐ　　　トラ１づ　　ｘｙｌ−ｙ ンジスタでは ΔＥｏ！０．２Ｘ０．２５Ｖ＋０．ｏ４ｙ’［ｅＶ］・
・・・・・・・・（５） で与えられる。

上述においては、ゲート電極として、ショットキー・ゲ
ート電極を用いたが、ショットキーｆｆ１ｆｆｊのかわ
りに、接合電極あるいはＭＩＳ型構造ゲート電極を用い
ることもできる。

なお、階段接合では、前述したように多くの問題がある
のに対して本発明で用いる傾斜接合では、次の特徴があ
る。

づなわち原始的に格子不整合が全く無く、従って内部歪
みによる応力、ピエゾ電気場も存在しない、又、これら
による界面単位の発生も抑止されＡ　ＩＸ　Ｑａｌ−ｘ
　Ａｓにおける酸素等の不＄１１！物の混入による問題
も傾斜組成の接合て゛あることから、これらの影響も低
減できる。ざらに、たとえコンタクト層から傾斜組成層
（ＡｌｘＧａ　　　Ａｓ又はＩｎ　　　ＧａＡｓＰ　　
　）１づ　　　　　　１−ｘ　　　ｘ　　　ｙ　　１−
Ｖへの電荷担体の注入による漏れ電流の影響があっても
、傾斜接合に起因したバンドＸＩネルギー差による内部
電界により全く問題になＩうなくなる。また、段階接合
で問題になった実空間遷移も、電荷担体の緩和時間と傾
斜接合層の組成とその厚さにより、容易に制御可能とな
る。

以上説明したように、本発明によれば電界効果トランジ
スタにおいて半導体活性層と半絶縁性半導体基板どの間
に、活性層に等しい組成からはじまって基板方向に徐々
に組成を変えた傾斜組成構造の半導体中間層を挿入り−
ることで、この中間層に伝導帯あるいは価電子帯のエネ
ルギー差に帯刃した内部電界が誘起され、この電界担体
である電子あるいは正孔の基板方向への漏れを防ぐこと
が可能となる。すなわち、電荷担体の漏れを防ぐことに
より、漏れ電流の抑止が図れ、その結果しきい値電圧の
減少が防げるのみならずターン・オフの電流特性が改善
されるなど、トランジスタの性能の向上が図れる。

また、本発明を半導体集積回路に適用することにより、
素子寸法の縮小に起因した漏れ電流による短チャンネル
効果の抑止が図れ、高性能化と安定性、信頼性の改善が
可能となる。

さらに、本発明を用いている傾斜接合についても、一般
的な階段接合に比し゛Ｃ１格子不整合に起因した、内部
応力とピエゾ電気用界面単位、酸素不純物等の取り込み
の問題の他に実空間遷移やＮＰＮ接合に起因した漏れ電
流を抑止する効果がある。

１１口えて、活性層厚が薄くなることにより生じる表面
（界面）散乱の問題についても、傾斜接合に起因した三
角ボデンシャルにより、容易に低減することができる。

また、内部誘起電界の強度や、これに関係した傾斜組成
層の厚さを制！２１１づ゛ることができるので、１ヘラ
ンジスタの設５１・製作プロセスの自由度が従来の接合
に比し大幅に！１４゜

【図面の簡単な説明】

第１図は、従来の一般的な電界効果トランジスタの模式
図である。 １・・・ソース電極 ２・・・ゲート電極 ３・・・ドレイン電極 ４・・・Ｎ＋半導体電極層 ５・・・Ｎ半導体活性層 ６・・・半絶縁性半導体基板 第２図は、漏れ電流を低減さぼるために提案されたＧａ
ＡＳ電界効果トランジスタのの横道図である。 ７・・・ソース電極 ８・・・ゲート電極 ９・・・ドレイン電極 １０−Ｎ”　−ＧａＡＳｒ極層 １１−！１−ＧａＡＳ活性層 １２−Ｐ”　−ＧａＡｓ埋め込ミｍ １３・・・半絶縁性ＧａＡＳ基板 第３図は、第２図にお（）るＮ　　ＧａＡＳ活性層（１
１）とＰ”−ＧａＡｓ埋め込みＦＪ（１２＞を形成げる
ための８１＋イオンとＢｅ＋イオンの注入条件と、注入
深さの関係を示す図である。 ０′！４図（Ａ）は、漏れ電流低減されるために促案さ
れたＧａＡｓ／Ａ　Ｉ　　Ｇａ１−ｘ　Ａｓ階段ヘテロ
接合電界効果トランジスタの構造図である。 １４・・・ソース電極 １５・・・グー１〜電極 １６・・・ドレイン電極 １７・・・ＧａＡＳ活性層 １Ｂ・−Ａｔ　　Ｇａ　　　Ａｓ１ ｘ　　　１−ｘ １９・・・半絶縁性ＧａＡＳ基板 ２０・・・ソース・ドレイ電極層 Ｌ・・・チャンネル長 第４図（Ｂ）は、第４図へに示すｌ−ランジスタのゲー
ト電極直下のバンド構造の模式図である。 第５図は、ＡＩＸ　Ｇａ１−ｘ　Ａｓ／ＧａＡｓへ７″
［］接合１Ｎ−誘起される内部歪みとＡ１組成比×との
関係を示−１図て゛ある。 第６図は、Ｇ　ａ　Ａ　Ｓ　、、ｚ”　Ａ　！　　Ｇ　
ａ　　　Δ５ｘ１−× （ｙ＝０．３）へゾロ接合接合内の酸素及び炭素会純物
の分子ｌｉを２次イオン質吊分析法により測定した結果
であるを示す図である。 第７図は、第４図（Ａ＞に示（−漏れ電流１ｅの電流密
度に対する電斤の関係を、チャンネル長りをパラメータ
ーとし゛Ｃ計障した結果を示１図である。 第８図は、ＮＰＮ構造おける電圧ど電流の関係を示した
図である。 第９図は、第８図の１＝０．５２　［μ７７１１に対応
したキ！・リア濃度と電界の深さ方向分布を示す図であ
る。 第１０図（Ａ）、本発明をＧ　ａ　Ａ　Ｓ　／△１ｘＧ
ａ　　ＡＳトランジスタに適用した例を示す。 １−× ２１・・・ソース電極 ２２・・・ゲート電極 ２３・・・ドレイン電極 ２４・・・ＧａＡｓ活性層 ２５・・・傾斜組成構造を有するＡ　Ｉ　　Ｇ　ａ　１
−　ｘＸ・ Ａ５層 ２６・・・半絶縁性ＧａＡｓ基板 ２７・・・ソース・ドレイ電極層 第１０図（Ｂ）は、第１０図Ａに示すトランジスタのグ
ー１−電極直下のバンド構造の模式図である。 八Ｅｏ・・・伝導帯エネルギー差 ｄ　・・・ＡＩＧａＡＳ中間客の厚さ ｘ　　　１−ｘ 第１１図は、本発明による伝導帯エネルギー差に起因し
た内部の効果を説明している図である。 第１２図は、本発明を（ｎ　１−ｘ　Ｇ　ａ　ｘ　Ａ　
Ｓ　ｙＰ　　トランジスタに適用した場合のゲート電１
−■ 極直下のバンド構造の模式図である。 ΔＦ。・・・伝導帯エネルギー差 ｄ　　−ｌｎ　　　Ｑａ　　Ａｓ、Ｐｌ、中間１−ｘ　
　　　　　ｘ 留の厚さ 出願人　　日本電信電話株式会社 図面の浄書（内容に変更なし） 第２図 第８図 を勿θ・：、、め５′ｑ、＝ｃｒ集〕 第４閉 電） Ａえ６ａへりニ＼ ０　　　　　　　　　　　　ｏ、ｒ 三゛召１、二　〇ｒ弔９ εＦ夛Ｏ叱三ＣＶ７ ビ７９０党厄（１冫 η、ご　［Ｉ′４１Ｔ′３ 第１０国 〆１乙、Ｇ久１イＡｓｆ）ら］ノ障 第１７図 ｅ史シ ーＪ″５ｔ−森　行ロ　ｊに　Ｊ町　（７，１式）％式
％ １、事１士の表示　　特願昭６０−２５３０７５号２、
発明の名称　　′［８界功宋［−ランジス′）３、？１
１ｉ正を−４−る青 事件との関係　特許出願人 住　所　東京都モ代ａｌ　［Ｍ内幸町１丁目１番６　ｙ
４名　称　（４２２）口本電信電話株式会社代表者　真
　　停　　　恒 ４、代理人

Claims (1)

1. 【特許請求の範囲】 １、ソース電極、ドレイン電極及びゲート電極を有する
   電界効果トランジスタにおいて、第１の半導体層と半絶
   縁性半導体基板との間に第２の中間半導体に等しい組成
   からはじまつて半絶縁性基板にかけて徐々に変わつてお
   り、且つこれら第１の半導体層と第２の中間半導体層を
   活性層としたことを特徴とする電界効果トランジスタ。 ２、上記第１の半導体層がＧａＡｓであり、第２の中間
   半導体層領域がＡｌ＿ｘＧａ＿１＿−＿ｙＡｓである特
   許請求の範囲第１項記載の電界効果トランジスタ。 ３、上記第１の半導体層がＩｎ＿１＿−＿ｘＧａ＿ｘＡ
   ｓ＿ｙＰ＿１＿−＿ｙであり、上記の第２の中間半導体
   層が第１の半導体層Ｉｎ＿１＿−＿ｘＧａ＿ｘＡｓ＿ｙ
   Ｐ＿１＿−＿ｘの禁制帯エネルギーよりも大きなエネル
   ギーを有するＩｎ＿１＿−＿ｘＧａ＿ｘＡｓ＿ｙＰ＿１
   ＿−＿ｙである特許請求の範囲第１項記載の電界効果ト
   ランジスタ。