JPS62112127A - 液晶表示素子の電極間絶縁層の形成方法 - Google Patents
液晶表示素子の電極間絶縁層の形成方法Info
- Publication number
- JPS62112127A JPS62112127A JP25256085A JP25256085A JPS62112127A JP S62112127 A JPS62112127 A JP S62112127A JP 25256085 A JP25256085 A JP 25256085A JP 25256085 A JP25256085 A JP 25256085A JP S62112127 A JPS62112127 A JP S62112127A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- liquid crystal
- forming
- electrode
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、液晶表示素子の形成方法に係り、とくにそ
の電極間の絶縁層の形成方法に関する。
の電極間の絶縁層の形成方法に関する。
（ロ）従来の技術
第３図（ａｌに示すように電極端子（１）間に絶縁層を
有しない液晶表示素子（２は、外部回路との電気的導通
をとるためのＦＰＣ（フレキシブル配線基板）（３）を
熱プレスによって第３図市）のように接続する際に、液
晶電ｌ（ｉ端子（１）と、ＦＰＣ電惨電子端子）とが位
置ずれを生じやすく、導通不良や隣接端子とのリークを
発生しやすい。これらの欠点を防ぐために第４図（ωに
示すように電極端子（１）間に電極筒より厚い絶縁層（
５）を形成し、第４同市）のようにプレス接続する揚台
に絶縁層（５）とＦＰＣ電極端子（４）とが互に組合わ
さって位置決めを行うようにしたものが提案されている
。
有しない液晶表示素子（２は、外部回路との電気的導通
をとるためのＦＰＣ（フレキシブル配線基板）（３）を
熱プレスによって第３図市）のように接続する際に、液
晶電ｌ（ｉ端子（１）と、ＦＰＣ電惨電子端子）とが位
置ずれを生じやすく、導通不良や隣接端子とのリークを
発生しやすい。これらの欠点を防ぐために第４図（ωに
示すように電極端子（１）間に電極筒より厚い絶縁層（
５）を形成し、第４同市）のようにプレス接続する揚台
に絶縁層（５）とＦＰＣ電極端子（４）とが互に組合わ
さって位置決めを行うようにしたものが提案されている
。
（ハ）発明が解決しようとする問題点
しかしながら従来の絶縁層形成工程は工程数が多く、そ
れに伴なう不良発生やコストアップが問題となっている
。
れに伴なう不良発生やコストアップが問題となっている
。
この発明はこのような事情を考慮してなされたもので、
リフトオフ法を用いて絶縁層を形成することにより、絶
縁層形成工程の短縮を可能にする電極間絶縁層の形成方
法を提供するものである。
リフトオフ法を用いて絶縁層を形成することにより、絶
縁層形成工程の短縮を可能にする電極間絶縁層の形成方
法を提供するものである。
（ニ）問題点を解決するための手段
この発明は、隣接する電極間に絶縁層を有づる液晶表示
素子の形成方法において、 電場パターン形成時に形成したパターン化レジストの上
から絶縁層を形成し、リフトオフ法によってそのレジス
トおよびレジスト上の絶縁層を除去することを特徴とす
る液晶表示素子の電極間絶縁層の形成方法である。
素子の形成方法において、 電場パターン形成時に形成したパターン化レジストの上
から絶縁層を形成し、リフトオフ法によってそのレジス
トおよびレジスト上の絶縁層を除去することを特徴とす
る液晶表示素子の電極間絶縁層の形成方法である。
（ホ）作 用
リフトオフ法を使用すると、電極パターン形成時に形成
するパターン化レジストを残したまま絶縁層を形成し、
その後レジスト部の絶縁層を除去することにより、電極
部と絶縁層部とを一挙に形成することが可能となる。従
って、電極用レジストの剥離や絶縁層のレジスト形成と
エツチング処理などの工程が省略され、全体の工程が短
縮される。
するパターン化レジストを残したまま絶縁層を形成し、
その後レジスト部の絶縁層を除去することにより、電極
部と絶縁層部とを一挙に形成することが可能となる。従
って、電極用レジストの剥離や絶縁層のレジスト形成と
エツチング処理などの工程が省略され、全体の工程が短
縮される。
（へ）実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第１図はこの発明の方法を適用した工程説明図、第２図
は従来例の第１図に対応させた工程説明１図である。
は従来例の第１図に対応させた工程説明１図である。
第１図（ωにおいて、まず、液晶ガラス基板（１１）上
へＩＴＯ等の液晶電極材料α２を全面真空蒸着し、第１
図山）のようにその上に電極パターン形成用のパターン
化レジスト０３）を形成する。次に、これを塩酸等でエ
ツチングし、第１図（Ｃ）のように不要部分の電極材料
膜をとり除く。この上から、第１図（小のように絶縁層
（１４）を形成する。絶縁層部）の形成は電極端子部分
のみ行ない、表示部分には、絶縁層が形成されない様、
マスク処理（図示し４１い）する。次に、アルカリ液も
しくは、アセトン等の有機溶剤を用いてパターン化レジ
スト０３）の層を剥離することにより、最終の電極構成
（第１図（ｅ））が得られる。以後は、通常の液晶素子
製造工程に準する。
へＩＴＯ等の液晶電極材料α２を全面真空蒸着し、第１
図山）のようにその上に電極パターン形成用のパターン
化レジスト０３）を形成する。次に、これを塩酸等でエ
ツチングし、第１図（Ｃ）のように不要部分の電極材料
膜をとり除く。この上から、第１図（小のように絶縁層
（１４）を形成する。絶縁層部）の形成は電極端子部分
のみ行ない、表示部分には、絶縁層が形成されない様、
マスク処理（図示し４１い）する。次に、アルカリ液も
しくは、アセトン等の有機溶剤を用いてパターン化レジ
スト０３）の層を剥離することにより、最終の電極構成
（第１図（ｅ））が得られる。以後は、通常の液晶素子
製造工程に準する。
絶縁ＷＪ０４）には、熱プレス温度（２００〜３５０℃
）で変形の生じない耐熱材料を使用する必要があり、Ｓ
！０２等の無機膜を真空蒸着法等で形成プる方法もしく
は、ポリイミド等の有機膜を、ロールコート法、スピン
ナー法等で形成する方法が使用される。
）で変形の生じない耐熱材料を使用する必要があり、Ｓ
！０２等の無機膜を真空蒸着法等で形成プる方法もしく
は、ポリイミド等の有機膜を、ロールコート法、スピン
ナー法等で形成する方法が使用される。
絶縁層（１４１の層厚は、液晶電極［Ｆ］の層厚より厚
く、接続用ＦＰＣの電極層厚より薄くなる様に決定する
。通常５００００〜１ｏｏｏｏｏ人程度が適当である。
く、接続用ＦＰＣの電極層厚より薄くなる様に決定する
。通常５００００〜１ｏｏｏｏｏ人程度が適当である。
第２図に示す従来例においては、第２図（Ｊ〜（Ｃ１の
工程は第１図（田〜（Ｃ）の工程と同等であるが、第２
図〈ｄ）において、電極パターン化レジスト０３）を剥
離し、その上に第２図（ｅｌのように絶縁１１１Ｇ４１
を形成する。さらに、第２図〈Ｉ＋のように絶縁層用の
レジス１〜（１５）を形成し、エツチング処理にて第２
図＜（１）のように電極面の上の絶縁層部）を除去する
。そして、最終の電極構造用２因山〉を得る。
工程は第１図（田〜（Ｃ）の工程と同等であるが、第２
図〈ｄ）において、電極パターン化レジスト０３）を剥
離し、その上に第２図（ｅｌのように絶縁１１１Ｇ４１
を形成する。さらに、第２図〈Ｉ＋のように絶縁層用の
レジス１〜（１５）を形成し、エツチング処理にて第２
図＜（１）のように電極面の上の絶縁層部）を除去する
。そして、最終の電極構造用２因山〉を得る。
従って、この実施例によれば、第２図＜ｄ＋ Ｊ＋ 。
（９）に示される各工程が少くとも省略されるので、電
極間絶縁層の形成の工程が短縮され、材料が節減される
。
極間絶縁層の形成の工程が短縮され、材料が節減される
。
（ト）発明の効果
この発明によれば、従来の絶縁層形成法に比べて工程が
短縮される上に材料費が節減でき、低コストで絶縁層が
形成される。さらに、液晶表示素子と、ＦＰＣの各電極
接続時の位置ずれがないので、液晶表示素子の歩留り、
作業性、信・預性化が向上する。
短縮される上に材料費が節減でき、低コストで絶縁層が
形成される。さらに、液晶表示素子と、ＦＰＣの各電極
接続時の位置ずれがないので、液晶表示素子の歩留り、
作業性、信・預性化が向上する。
第１図はこの発明の一実施例に係る工程説明図、第２図
は従来例の第１図対応図、第３図および第４図は従来例
を示す説明図である。 （１１）・・・・・・液晶ガラス基板、［Ｆ］・・・・
・・液晶電極、（１３１・・・・・・電極パターン化レ
ジスト、０４）・・・・・・絶縁層。 第１図 第２図 （ｅ’） ｅ夕２ （ｈ）−門一 第３図 （α）（ｂ）
は従来例の第１図対応図、第３図および第４図は従来例
を示す説明図である。 （１１）・・・・・・液晶ガラス基板、［Ｆ］・・・・
・・液晶電極、（１３１・・・・・・電極パターン化レ
ジスト、０４）・・・・・・絶縁層。 第１図 第２図 （ｅ’） ｅ夕２ （ｈ）−門一 第３図 （α）（ｂ）
Claims (1)
- 【特許請求の範囲】 １、隣接する電極間に絶縁層を有する液晶表示素子の形
成方法において、 電極パターン形成時に形成したパターン化レジストの上
から絶縁層を形成し、リフトオフ法によってそのレジス
トおよびレジスト上の絶縁層を除去することを特徴とす
る液晶表示素子の電極間絶縁層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25256085A JPS62112127A (ja) | 1985-11-11 | 1985-11-11 | 液晶表示素子の電極間絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25256085A JPS62112127A (ja) | 1985-11-11 | 1985-11-11 | 液晶表示素子の電極間絶縁層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62112127A true JPS62112127A (ja) | 1987-05-23 |
Family
ID=17239068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25256085A Pending JPS62112127A (ja) | 1985-11-11 | 1985-11-11 | 液晶表示素子の電極間絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62112127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015597A (en) * | 1989-08-29 | 1991-05-14 | Centre National D'etudes Des Telecommunications Et D'etudes Spatiales | Process for the production of an inverted structure, active matrix display screen |
-
1985
- 1985-11-11 JP JP25256085A patent/JPS62112127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015597A (en) * | 1989-08-29 | 1991-05-14 | Centre National D'etudes Des Telecommunications Et D'etudes Spatiales | Process for the production of an inverted structure, active matrix display screen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050282368A1 (en) | Mask, method for producing the same, deposition method, electronic device, and electronic apparatus | |
| JPS62112127A (ja) | 液晶表示素子の電極間絶縁層の形成方法 | |
| JPH02281237A (ja) | 表示装置の電極構造 | |
| JP2024020726A (ja) | 走査アンテナ及び走査アンテナの製造方法 | |
| JPH01197911A (ja) | 導電性薄膜の製造法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JP3512573B2 (ja) | 表示素子の製法 | |
| JPH02288237A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10293326A (ja) | 液晶表示装置の製造方法 | |
| JPH0195523A (ja) | 透明導電膜の加工方法 | |
| JPS6243098A (ja) | エレクトロルミネツセントデイスプレイ用透明電極の形成方法 | |
| JPS59222816A (ja) | 液晶表示器用基板の製造方法 | |
| JPS6364081A (ja) | 配線電極の形成方法 | |
| JPS59222815A (ja) | 電極基板の製造方法 | |
| JPH05216055A (ja) | 透明電極板の製造方法 | |
| JPS61256729A (ja) | 導体パタ−ンの形成方法 | |
| JPH04116982A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH01107597A (ja) | 多層配線基板の信号配線形成方法 | |
| JPH06342943A (ja) | 酸化物超伝導体回路形成法 | |
| JPS5927408A (ja) | 表示用電極の形成方法 | |
| JPH11167989A (ja) | 成膜方法および表示パネルの製造方法 | |
| JPH0195559A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01297825A (ja) | 電極形成方法 | |
| JPH03135092A (ja) | 薄膜パターンの形成方法 | |
| JPS63140088A (ja) | 電極の加工方法 |