JPH0195523A - 透明導電膜の加工方法 - Google Patents

透明導電膜の加工方法

Info

Publication number
JPH0195523A
JPH0195523A JP25417887A JP25417887A JPH0195523A JP H0195523 A JPH0195523 A JP H0195523A JP 25417887 A JP25417887 A JP 25417887A JP 25417887 A JP25417887 A JP 25417887A JP H0195523 A JPH0195523 A JP H0195523A
Authority
JP
Japan
Prior art keywords
film
transparent conductive
conductive film
aluminum
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25417887A
Other languages
English (en)
Inventor
Kunihiro Matsuda
邦宏 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP25417887A priority Critical patent/JPH0195523A/ja
Publication of JPH0195523A publication Critical patent/JPH0195523A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、リフトオフ法を利用した透明導電膜の加工方
法に関する。
(従来の技術〕 透明導電膜としては、例えばアクティブマトリクスデイ
スプレィの透明画素電極として使用されるI To (
Indium (In) −Tin (Sn) −0w
1de )膜等があり、その従来の加工方法としては、
レジストを用いたリフトオフ法によりパターニング加工
するものが知られている。その−例を第2図と第3図に
示す。
第2図においては、まず同図(a)に示すように、基板
1上にレジスト2を塗布して露光、現像を行い、後述す
る透明導電膜3の残したい部分を除去したパターンを形
成する。そして、第2図中)に示すよう゛に、レジスト
2上を含む基板1上の全面に透明導電膜(例えばITO
膜等)3を堆積する。
その後、基板lを高温(300℃以上)に保ち、これに
よりレジスト2を炭化させて除去する。その結果、第2
図(e)に示すように、所望の部分に透明導電I!lI
3のパター°ンが残される。
一方、第3.図においては、まず同図(a)に示すよう
に、基板1上にレジスト2を十分厚く塗布した後、上記
と同様にパターニングする。そして、その上から第3図
(b)に示すように透明導電膜3を堆積し、その後レジ
スト2を剥離する。このようにしても、第3図(C)に
示すように、所望の部分に透明導電1Ill!3のパタ
ーンが残される。
〔従来技術の問題点〕
第2図に示した方法では、基板1を300℃以上の高温
に保つ必要があるため、この高温により透明導電膜3の
特性が劣化(例えば光透過率の低下)するという問題が
生じる。
また、第3図に示した方法では、レジスト2を十分厚(
塗布しなければ、完全にリフトオフすることができない
。そのため、微細なレジストパターンを形成することが
できず、よって透明導電膜3の微細加工が困難、である
という問題があった。
〔発明の目的〕
本発明は、上記従来の問題点に鑑み、透明導電膜の特性
を劣化させることなく、しかも微細加工を容易にした透
明導電膜の加工方法を提+mすることを目的とする。
〔発明の要点〕
本発明は、上記目的を達成するため、上述したレジスト
の代りに、アルミニウム若しくはこれよりも酸化還元電
位の低い金属を用い、このような金属と透明導電膜との
直接接触による電気化学反応によりリフトオフを行うよ
うにしたことを要点とする。
〔実  施  例〕
以下、本発明の実施例について、図面を参照しながら説
明する。
第1図は、本発明の一実施例を用いた薄膜トランジスタ
(以下、TPTと称す)の製造方法の主要部を示す工程
図である。
まず第1図(alに示すように、ガラス等からなる透明
な絶縁性の基板11上に、クロム等からなるゲート電極
12、チン化シリコン等からなるゲート絶縁膜13及び
アモルファスシリコン等からなる半導体膜14を従来と
同様な方法で形成した後、その上の全面にアルミニウム
膜15を真空蒸着法もしくはスパッタリング法で約10
00人厚に生成する。続いて第1図中)に示すように、
半導体膜14及びアルミニウム膜15を、そのトランジ
スタ形成領域に相当する部分だけが残るように、この部
分に対して位置合わされたマスク16を用いてフォトエ
ツチング法でパターニングする。
次に、第1図(C)に示すように、アルミニウム膜15
上を含む全面に、透明画素電極となるITO等の透明導
電膜17を真空蒸着法もしくはスパッタリング法で約1
000人厚に生成する。その後、基板全体をアルカリ溶
液(例えばポジ型レジストの現像液)中に浸漬させる。
すると、アルミニウム。
膜15及びこの上の透明導電膜17の直接接触による電
気化学反応が生じることにより、半導体膜14上からア
ルミニウム膜15が剥離され、これに伴いアルミニウム
膜15上の透明導電膜17も除去される。このようにア
ルミニウム膜15と透明導電膜17とを直接接触させた
場合に剥離が生じるという現象は、本発明の発明者等に
よって新たに見出された事実であり、実験的に十分に確
認されている0本実施例は、この現象をリフトオフ法に
積極的に利用したものである。
上記アルカリ溶液内でアルミニウム膜15が完全に除去
されたら、基板全体をアルミニウム溶液中から引上げる
。以上の工程により、第1図(d)に示すように、透明
導電膜17を所望部分だけ残してパターニングすること
ができる。
次に、第1図(e)に示すように、ソース及びドレイン
電極となるクロム等の金m膜1Bを真空蒸着若しくはス
パッタリング法で全面に生成する。続いて、第1図(f
)に示すように、マスク19を用いてフォトエツチング
法を施すことにより、ソース電極となる金属膜18a及
びその下の透明導電膜17aをその他の部分から分離す
る。更に、第1図(匍に示すように、マスク20を用い
てフォトエツチングを施すことにより、ドレイン電極と
なる金属膜18bを残し、画素電極となる透明導電膜1
7b上の金属膜を除去する。以上の工程により、逆スタ
ガ型TPTの主要構成が得られる。
本実施例では、第1図(a)〜(d)の工程で示したよ
うに、アルミニウム膜15と透明導電膜17との直接接
触による電気化学反応を利用したリフトオフ法により、
透明導電膜17のパターニング加工を可能にしている。
従って、上記電気化学反応が第2図に示した工程のよう
に高温を必要とせず、むしろ低温下での反応であること
から、透明導電膜17の特性が劣化することはなく、よ
って透明画素電極としての使用に最適なものが得られる
また、アルミニウム11115の厚さは、第3図に示し
た工程のように厚くする必要が全くなく、上述したよう
な1000人程度0薄さで十分であることから、アルミ
ニウム膜15の微細パターン化が可能である。これによ
り、従来の方法では困難であった透明導電膜17の微細
加工が容易になり、例えば第1図(d)における透明導
電膜17の間隔dを4μm以下に形成することも可能で
ある。
なお、上記実施例では透明導電膜17とアルミニウム膜
15との電気化学反応が開始してからアルミニウム膜1
5が完全に剥離されるまでをアルカリ溶液中で行ってい
るが、その代りに、電気化学反応の開始時のみアルカリ
溶液中に浸し、その後はアルミニウムのエツチング溶液
に浸してアルミニウム膜15を完全に剥離させるように
してもよい。このようにすることにより、アルミニウム
膜15を一段と゛速゛<、完全に除去することができる
また、アルミニウム膜15の代りに、アルミニウムより
も酸化還元電位の低い金属からなる金属膜を使用するこ
とができる。このような金属膜であっても透明導電膜と
の直接接触により電気化学反応が生じ、アルミニウム膜
と同様にリフトオフ法を実現できる。このことも、既に
実験により確認済みである。
更に本発明は、上述したTPTの製造以外であっても、
透明導電膜のパターニング加工を必要とする様々な分野
に通用可能である。
〔発明の効果〕  − 以上説明したように、本発明によれば、透明導電膜と金
属膜との電気化学反応を利用してリフトオフ法を実現す
ることができた。よって、低温処理が可能となるために
透明導電膜の特性劣化がな(なり、また、上記金HM*
を薄く形成できるために微細加工が容易になる。従って
、エツチング制御性の悪い透明導電膜に対しても、極め
て高信頼性のパターニング加工を施すことができる。
【図面の簡単な説明】
第1図ia)〜(幻は本発明の一実施例を用いたTPT
の製造方法の主要部を示す工程図、 第2図[a)〜(C)および第3図(a)〜(C)はい
ずれも従来の透明導電膜の加工方法の一例を示す工程図
である。 15・・・アルミニウム膜、 17・・・透明導電膜。 特許出願人   カシオ計算機株式会社(a)(a) (b)              (b)第2図  
第3図 +5   14 13  12 第 1図

Claims (1)

  1. 【特許請求の範囲】  透明導電膜の形成される面上にアルミニウムまたはこ
    れよりも酸化還元電位の低い金属からなる金属膜を生成
    する工程と、 前記透明導電膜の形成領域以外の部分に前記金属膜を残
    存させるパターニングをする工程と、該金属膜上を含む
    前記面上に透明導電膜を生成する工程と、 前記金属膜およびこの上に直接接触して生成された透明
    導電膜を、該直接接触による電気化学反応により除去す
    る工程とを備えることを特徴とする透明導電膜の加工方
    法。
JP25417887A 1987-10-08 1987-10-08 透明導電膜の加工方法 Pending JPH0195523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25417887A JPH0195523A (ja) 1987-10-08 1987-10-08 透明導電膜の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25417887A JPH0195523A (ja) 1987-10-08 1987-10-08 透明導電膜の加工方法

Publications (1)

Publication Number Publication Date
JPH0195523A true JPH0195523A (ja) 1989-04-13

Family

ID=17261315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25417887A Pending JPH0195523A (ja) 1987-10-08 1987-10-08 透明導電膜の加工方法

Country Status (1)

Country Link
JP (1) JPH0195523A (ja)

Similar Documents

Publication Publication Date Title
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JP5741992B2 (ja) Tft−lcdアレイ基板及びその製造方法
JPS62131578A (ja) 薄膜トランジスタの製造方法
JPS63100777A (ja) 透明電極のパタ−ン形成法
JPH0195523A (ja) 透明導電膜の加工方法
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
JPS63177472A (ja) 薄膜トランジスタ
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
JPH0195561A (ja) 薄膜トランジスタの製造方法
KR960012270B1 (ko) 투명 도전성기관 제조방법
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH01297825A (ja) 電極形成方法
JPS61154046A (ja) 半導体装置
JPH01297620A (ja) 透明電極の形成方法
JPH042135A (ja) 自己整合型薄膜トランジスタマトリクスの製造方法
JPH0373083B2 (ja)
KR100258413B1 (ko) 비정질 실리콘 박막 트랜지스터 제조방법
KR100305734B1 (ko) 액정표시소자의제조방법
JPS5810722A (ja) エレクトロクロミツク表示装置の製造方法
JPS6053020A (ja) 半導体装置の製造方法
JPH04357856A (ja) 半導体装置の製造方法
JPH0651345A (ja) 表示装置に於ける画素電極の形成方法
JPS63284524A (ja) 薄膜トランジスタアレ−の製造方法
JPS63213293A (ja) 透明導電膜のパタ−ン形成方法
JPH0195559A (ja) 薄膜トランジスタの製造方法