JPS5810722A - エレクトロクロミツク表示装置の製造方法 - Google Patents
エレクトロクロミツク表示装置の製造方法Info
- Publication number
- JPS5810722A JPS5810722A JP56108587A JP10858781A JPS5810722A JP S5810722 A JPS5810722 A JP S5810722A JP 56108587 A JP56108587 A JP 56108587A JP 10858781 A JP10858781 A JP 10858781A JP S5810722 A JPS5810722 A JP S5810722A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- resist
- display
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/153—Constructional details
- G02F1/1533—Constructional details structural features not otherwise provided for
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、エレクトロクロミック表示装置の製造・方法
に関する。
に関する。
近年、エレクトロクロミック材料例えばWO3゜MoO
s等の遷移金属酸化物の電気化学的酸化還元反応を利用
したエレクトロクロミック表示装置(以下KCDと称す
)が開発されている。かかるIcDの一般的な構造は、
第1図aに示すように透明基板1に酸化インジウム又は
酸化スズの透明導電膜2を形成し、その膜上にエレクト
ロクロミック層(以下EC層と称す)としての酸化タン
グステン(WOs)膜3を蒸着し表示電極を形成してい
る。又第1図すのように透明導電膜2の保護のために、
表示部(WOs)以外の導電膜上に絶縁保護膜4を設け
ることもある。
s等の遷移金属酸化物の電気化学的酸化還元反応を利用
したエレクトロクロミック表示装置(以下KCDと称す
)が開発されている。かかるIcDの一般的な構造は、
第1図aに示すように透明基板1に酸化インジウム又は
酸化スズの透明導電膜2を形成し、その膜上にエレクト
ロクロミック層(以下EC層と称す)としての酸化タン
グステン(WOs)膜3を蒸着し表示電極を形成してい
る。又第1図すのように透明導電膜2の保護のために、
表示部(WOs)以外の導電膜上に絶縁保護膜4を設け
ることもある。
従来、かかるECD表示極の表示部(例えばWO3)の
パターン化は、メタルマスクを用いて蒸着時に行なうの
が一般的であるが、この場合、機械的なマスク重ね合せ
誤差が大きく、かつパターン周辺部の膜厚が均一になら
ず表示ボケを生じるという欠点を有する。
パターン化は、メタルマスクを用いて蒸着時に行なうの
が一般的であるが、この場合、機械的なマスク重ね合せ
誤差が大きく、かつパターン周辺部の膜厚が均一になら
ず表示ボケを生じるという欠点を有する。
故に、精度の良いパターンを必要とする場合はエレクト
ロクロミック材料を全面蒸着した後、エツチング法によ
ってパターン化する方法がとられる。
ロクロミック材料を全面蒸着した後、エツチング法によ
ってパターン化する方法がとられる。
遷移金属酸化物(例えばWOs 、 MoO3)をエツ
チングする方法としては、主にケミカル法、プラズマ法
、リアクティブスパッター法がある。ケミカルエツチン
グ法は他の方法に較べ量産性に富み安価な方法であるが
、従来、サイドエッチンググ材料の金属残渣で基板を汚
すことにより採用され難かった。
チングする方法としては、主にケミカル法、プラズマ法
、リアクティブスパッター法がある。ケミカルエツチン
グ法は他の方法に較べ量産性に富み安価な方法であるが
、従来、サイドエッチンググ材料の金属残渣で基板を汚
すことにより採用され難かった。
本発明は、表示部をパターン化するケミカルエツチング
法において、サイドエツチングが少なくかつ、エツチン
グ後の金属残渣のないエツチング材料を見い出したこと
により、量産性に富んだパターン化方法を利用して安価
なECDを提供するものである。
法において、サイドエツチングが少なくかつ、エツチン
グ後の金属残渣のないエツチング材料を見い出したこと
により、量産性に富んだパターン化方法を利用して安価
なECDを提供するものである。
以下、本発明の一実施例を図面を参照して説明する。
(実施例1)
第2図eは本発明製造方法による一例のECセルの要部
断面を示し、図において、1は透明基板、2はInzO
3,SnO2などの透明導電膜、3はWO2゜Mo2S
などの遷移金属酸化物EC層、4は酸化シリコン、
MgFzなどの絶縁性保護膜、6はレジストである。
断面を示し、図において、1は透明基板、2はInzO
3,SnO2などの透明導電膜、3はWO2゜Mo2S
などの遷移金属酸化物EC層、4は酸化シリコン、
MgFzなどの絶縁性保護膜、6はレジストである。
第2図a −eは本発明の一例によるWO5膜ICDを
用いた場合の表示極作成工程を説明するための説明図で
ある。
用いた場合の表示極作成工程を説明するための説明図で
ある。
以下、各工程について説明する。
1&) まず、ガラス基板1にIn2O3から成る透
明導電膜2を形成し、その基板面上にWOs膜3を約3
000人程度蒸着法によシ形成する。
明導電膜2を形成し、その基板面上にWOs膜3を約3
000人程度蒸着法によシ形成する。
(b)サラニスクリーンレジンレジストもしくはフォト
エツチングレジスト等のレジスト6を表示パターン状に
作成する。レジスト6は好ましくは後の剥離゛工程が簡
単に行なえるポジタイプのレジストが良い。
エツチングレジスト等のレジスト6を表示パターン状に
作成する。レジスト6は好ましくは後の剥離゛工程が簡
単に行なえるポジタイプのレジストが良い。
(C1この工程はWO5膜をパターン化するエツチング
工程である。エツチング材料はNH4Cz−NH40H
混合水溶液(PH10程度)を用いて行なう。
工程である。エツチング材料はNH4Cz−NH40H
混合水溶液(PH10程度)を用いて行なう。
この時のサイドエツチングは1μm程度であった。エツ
チング終了後基板を流水洗浄する。
チング終了後基板を流水洗浄する。
((11絶縁膜コーティングの工程である。SiOを蒸
着法によね形成する。
着法によね形成する。
(61この工程はレジストを剥離すると同時に、絶縁性
保護膜をリフトオフエツチングする工程である。
保護膜をリフトオフエツチングする工程である。
エッチ(オーバーエッチ)を1μm程度に制御すること
が可能でかつ、W03エッチング工程における金属残渣
もなく、表示メモリ性のよい表示極が得られた。
が可能でかつ、W03エッチング工程における金属残渣
もなく、表示メモリ性のよい表示極が得られた。
(実施例2)
実施例1と同様の表示極作成工程において、エツチング
材料を種々変えて、WOs膜のサイドエツチングの程度
と、金属残渣による表示メモリ性の度合を表1に示す。
材料を種々変えて、WOs膜のサイドエツチングの程度
と、金属残渣による表示メモリ性の度合を表1に示す。
(以 下金 白)入
7 、。
表1において明らかなようにアルカリ性有機化合物水溶
液(階5〜m1o)をエツチング材料に用いてWOsの
エツチングを行なった場合、従来のアルカリ金属塩基を
用いた場合(阻1〜ll&14)に較べて、サイドエツ
チングを1μm以下に制御することができ、かつ金属残
渣による基板の汚れもなく表示メモリ性の良い表示極が
得られることが判明した。
液(階5〜m1o)をエツチング材料に用いてWOsの
エツチングを行なった場合、従来のアルカリ金属塩基を
用いた場合(阻1〜ll&14)に較べて、サイドエツ
チングを1μm以下に制御することができ、かつ金属残
渣による基板の汚れもなく表示メモリ性の良い表示極が
得られることが判明した。
又、IEC材鼾として、Mo5sを利用した場合の表示
極のパターン化にも同様な効果が認められた以上説明し
たように本発明は、表示極のパターン化をケミカルエツ
チング法で精度よく行なえるようにしたことにより、表
示品位の問題もなく、量産性に富んだ安価なりODを提
供するものである。
極のパターン化にも同様な効果が認められた以上説明し
たように本発明は、表示極のパターン化をケミカルエツ
チング法で精度よく行なえるようにしたことにより、表
示品位の問題もなく、量産性に富んだ安価なりODを提
供するものである。
第1図a、bは従来のXCセルの要部断面図、第2図&
−elは本発明のKCDに係るECセルの作成工程の
説明図である。 1・・・・・・透明基板、2・・・・・・透明導電膜、
3・・・・・・EC層、4・・・・・・絶縁性保護膜、
5・・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
−elは本発明のKCDに係るECセルの作成工程の
説明図である。 1・・・・・・透明基板、2・・・・・・透明導電膜、
3・・・・・・EC層、4・・・・・・絶縁性保護膜、
5・・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
Claims (1)
- 透明基板に設けた透明導電膜上にエレクトロクロミック
層を設け、該エレクトロクロミック層をアンモニウムイ
オンもしくはアミンを含有する溶液により選択的にエツ
チングして残されたエレクトロクロミック層を表示極と
することを特徴とするエレクトロクロミック表示装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56108587A JPS5810722A (ja) | 1981-07-10 | 1981-07-10 | エレクトロクロミツク表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56108587A JPS5810722A (ja) | 1981-07-10 | 1981-07-10 | エレクトロクロミツク表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5810722A true JPS5810722A (ja) | 1983-01-21 |
JPH0143933B2 JPH0143933B2 (ja) | 1989-09-25 |
Family
ID=14488582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56108587A Granted JPS5810722A (ja) | 1981-07-10 | 1981-07-10 | エレクトロクロミツク表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5810722A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62272208A (ja) * | 1986-05-20 | 1987-11-26 | Fujikura Ltd | 定偏波光フアイバの融着接続装置 |
US5147434A (en) * | 1986-05-20 | 1992-09-15 | Fujikura Ltd. | Apparatus for fusion-splicing a pair of polarization maintaining optical fibers |
US5149350A (en) * | 1986-05-20 | 1992-09-22 | Fujikura Ltd. | Apparatus for fusion-splicing a pair of polarization maintaining optical fibers |
-
1981
- 1981-07-10 JP JP56108587A patent/JPS5810722A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62272208A (ja) * | 1986-05-20 | 1987-11-26 | Fujikura Ltd | 定偏波光フアイバの融着接続装置 |
US5147434A (en) * | 1986-05-20 | 1992-09-15 | Fujikura Ltd. | Apparatus for fusion-splicing a pair of polarization maintaining optical fibers |
US5149350A (en) * | 1986-05-20 | 1992-09-22 | Fujikura Ltd. | Apparatus for fusion-splicing a pair of polarization maintaining optical fibers |
US5156663A (en) * | 1986-05-20 | 1992-10-20 | Fujikura Ltd. | Apparatus for fusion-splicing a pair of polarization maintaining optical fibers |
Also Published As
Publication number | Publication date |
---|---|
JPH0143933B2 (ja) | 1989-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
JPS5810722A (ja) | エレクトロクロミツク表示装置の製造方法 | |
JP2674516B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
CN106129062B (zh) | 绝缘层的制造方法、阵列基板的制造方法及阵列基板 | |
CN108666265A (zh) | 一种薄膜晶体管基板及其制备方法 | |
JP2002116881A (ja) | タッチパネル及びその製造方法 | |
JPH0621052A (ja) | 導電膜の製造方法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JPH06273780A (ja) | 液晶装置の製造方法及びそれを用いた液晶装置 | |
JPS61145530A (ja) | 薄膜トランジスタアレイの製造方法 | |
JPH0318737B2 (ja) | ||
JPH10107015A (ja) | パターン形成方法 | |
JPH02288237A (ja) | 薄膜トランジスタの製造方法 | |
JPS61212024A (ja) | 間隙構造物の製法 | |
KR100331887B1 (ko) | 박막트랜지스터의 게이트패턴 및 그것의 형성방법 | |
JPH05283692A (ja) | 薄膜トランジスタアレイの製造方法 | |
JPH0634438B2 (ja) | 配線電極の形成方法 | |
JPH01297620A (ja) | 透明電極の形成方法 | |
JPS6019661B2 (ja) | 電極形成法 | |
JPS60254731A (ja) | 半導体装置の製造方法 | |
JPH117021A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
JPS63284524A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JPS6327691B2 (ja) | ||
JPH0760900B2 (ja) | 薄膜トランジスタの製造方法 |