JPH06342943A - 酸化物超伝導体回路形成法 - Google Patents
酸化物超伝導体回路形成法Info
- Publication number
- JPH06342943A JPH06342943A JP6043339A JP4333994A JPH06342943A JP H06342943 A JPH06342943 A JP H06342943A JP 6043339 A JP6043339 A JP 6043339A JP 4333994 A JP4333994 A JP 4333994A JP H06342943 A JPH06342943 A JP H06342943A
- Authority
- JP
- Japan
- Prior art keywords
- oxide superconductor
- thin film
- gold
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 高い基板温度でのリフトオフ工程を行う酸化
物超伝導体回路形成法を提供することにある。 【構成】 パターン化した基板上に、金の薄膜パターン
を形成した後、前記パターン化した基板と金の反応温度
未満の高温で、前記パターン化した基板上に酸化物超伝
導体薄膜を堆積し、最後に前記金の薄膜パターンをヨウ
素とヨウ化カリウムの混合水溶液で溶解除去し、酸化物
超伝導体回路を形成する。
物超伝導体回路形成法を提供することにある。 【構成】 パターン化した基板上に、金の薄膜パターン
を形成した後、前記パターン化した基板と金の反応温度
未満の高温で、前記パターン化した基板上に酸化物超伝
導体薄膜を堆積し、最後に前記金の薄膜パターンをヨウ
素とヨウ化カリウムの混合水溶液で溶解除去し、酸化物
超伝導体回路を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、酸化物超伝導体回路作
製過程の配線パターン又は絶縁層形成におけるレジスト
材料の使用方法に関連した、酸化物超伝導体回路形成法
に関する。
製過程の配線パターン又は絶縁層形成におけるレジスト
材料の使用方法に関連した、酸化物超伝導体回路形成法
に関する。
【０００２】
【従来の技術】従来、酸化物超伝導体の回路形成用レジ
ストとして、有機ホトレジストが使用されているが、該
レジストでは、基板温度が高くなると固化し、一般のリ
ムーバー液では除却することが困難となる。
ストとして、有機ホトレジストが使用されているが、該
レジストでは、基板温度が高くなると固化し、一般のリ
ムーバー液では除却することが困難となる。
【０００３】
【発明が解決しようとする課題】超伝導体の回路を作製
するには、上部電極、取出し電極あるいは絶縁層等の薄
膜を順次形成する必要があるが、この工程で上述の基板
温度が上げられない制約は、膜の形成時間の増大あるい
は膜間の接着強度低下等の欠点を回路系に残し、極低温
と室温との間の熱サイクルにより素子劣化を生じること
になっていた。
するには、上部電極、取出し電極あるいは絶縁層等の薄
膜を順次形成する必要があるが、この工程で上述の基板
温度が上げられない制約は、膜の形成時間の増大あるい
は膜間の接着強度低下等の欠点を回路系に残し、極低温
と室温との間の熱サイクルにより素子劣化を生じること
になっていた。
【０００４】本発明は、酸化物薄膜がもつ化学的安定性
に注目したレジストの使用方法を特徴とし、その目的
は、高基板温度でのリフトオフ工程を行う酸化物超伝導
体回路形成法を提供することにある。
に注目したレジストの使用方法を特徴とし、その目的
は、高基板温度でのリフトオフ工程を行う酸化物超伝導
体回路形成法を提供することにある。
【０００５】
【課題を解決するための手段】すなわち、本発明を概説
すれば、本発明は、酸化物超伝導体回路の形成法におい
て、パターン化した基板上に、金の薄膜パターンを形成
し、次いでこの金の反応温度未満の高温で、パターン化
した基板上に酸化物超伝導体薄膜を堆積し、その後、金
の薄膜パターンをヨウ素とヨウ化カリウムの混合水溶液
で溶解除却して酸化物超伝導体薄膜のパターンを形成す
ることを特徴とする酸化物超伝導体回路形成法に関す
る。
すれば、本発明は、酸化物超伝導体回路の形成法におい
て、パターン化した基板上に、金の薄膜パターンを形成
し、次いでこの金の反応温度未満の高温で、パターン化
した基板上に酸化物超伝導体薄膜を堆積し、その後、金
の薄膜パターンをヨウ素とヨウ化カリウムの混合水溶液
で溶解除却して酸化物超伝導体薄膜のパターンを形成す
ることを特徴とする酸化物超伝導体回路形成法に関す
る。
【０００６】
【作用】酸化物薄膜は高温酸化雰囲気及び硫酸、硝酸、
リン酸等の希釈液あるいは金のエッチャントであるＫＩ
＋Ｉ2 水溶液に対し安定である特性をもつ。この特徴を
生かしたレジストの使用法を研究して本発明に到達し
た。本発明における酸化物超伝導体の例にはＢａＰｂ
(1-x)Ｂｉ(x)Ｏ3(ただし0.05≦Ｘ≦0.30）がある。ま
た、酸化物薄膜を形成する酸化物の例にはＡｌ2Ｏ3 、
ＢａＰｂ(1-y)Ｂｉ(y)Ｏ3(ただし０≦ｙ、以下、ＢＰＢ
と略記する）がある。
リン酸等の希釈液あるいは金のエッチャントであるＫＩ
＋Ｉ2 水溶液に対し安定である特性をもつ。この特徴を
生かしたレジストの使用法を研究して本発明に到達し
た。本発明における酸化物超伝導体の例にはＢａＰｂ
(1-x)Ｂｉ(x)Ｏ3(ただし0.05≦Ｘ≦0.30）がある。ま
た、酸化物薄膜を形成する酸化物の例にはＡｌ2Ｏ3 、
ＢａＰｂ(1-y)Ｂｉ(y)Ｏ3(ただし０≦ｙ、以下、ＢＰＢ
と略記する）がある。
【０００７】本発明における金の薄膜パターンを形成す
る方法としては、有機ホトレジストを用いる方法及びマ
スクパターンを用いる方法などがある。またこの金の除
却液の例としてはヨウ素とヨウ化カリウムの水溶液があ
る。本発明によれば、高基板温度でもレジストを使用す
ることが可能であるから、酸化物超伝導体回路形成にリ
フトオフ法が適用できる。
る方法としては、有機ホトレジストを用いる方法及びマ
スクパターンを用いる方法などがある。またこの金の除
却液の例としてはヨウ素とヨウ化カリウムの水溶液があ
る。本発明によれば、高基板温度でもレジストを使用す
ることが可能であるから、酸化物超伝導体回路形成にリ
フトオフ法が適用できる。
【０００８】このため酸化物超伝導体を用いた多層回路
を製作する場合における酸化物超伝導体層間を分離する
絶縁層の形成、あるいは同種材料からなりエッチング法
が適用できないときの多層化に有効である。以下実施例
により本発明を更に詳細に説明するが、本発明はこれら
実施例に限定されるものではない。
を製作する場合における酸化物超伝導体層間を分離する
絶縁層の形成、あるいは同種材料からなりエッチング法
が適用できないときの多層化に有効である。以下実施例
により本発明を更に詳細に説明するが、本発明はこれら
実施例に限定されるものではない。
【０００９】なお添付図面の図１は本発明方法の一実施
の態様を示す工程図である。
の態様を示す工程図である。
【００１０】
【実施例】図１に示した工程に従って回路を形成した。
図１において１は基板（これにはパターン化した基板も
含まれる）、２は有機ホトレジスト、３は酸化物薄膜、
３１はＢＰＢ薄膜、４は金薄膜を意味する。初めに基板
上にＢＰＢ薄膜のパターン化を行い（工程ａ）、次に、
上部を全面にわたって金薄膜で覆う（工程ｂ）。この場
合は、真空蒸着法で、約１μｍ厚に形成する。その後、
通常のホトリソグラフ法を用いて有機レジストパターン
を形成する（工程ｃ）。次に金薄膜のパターン化をエッ
チング法により行い、その後有機レジストの除却を行う
（工程ｄ）。金に対して、ヨウ素とヨウ化カリの混合水
溶液（ＫＩ：Ｉ2 ：Ｈ2Ｏ＝２０ｇ、１０ｇ、１００
ｇ）がエッチング液として適当である。次いで絶縁層
（例えばＡｌ2Ｏ3 ）あるいは酸化物超伝導体層を上面
全面にわたって充分な接着強度が得られる高基板温度
（約３００℃）で真空蒸着により堆積する。この場合、
上述の金薄膜４はＢＰＢあるいは絶縁層と反応せず安定
である。最後に、金薄膜を除却することにより、目的と
するパターンを得る（工程ｆ）。金薄膜の除却剤は工程
ｄで用いたエッチング液を用いることができ、数分以内
に完全に金薄膜を除却することが可能である。上述のエ
ッチング液に対して、ＢＰＢは数時間浸しても安定であ
り、上述の工程により数μｍ精度をもつ目的とする機能
の回路を形成することができる。
図１において１は基板（これにはパターン化した基板も
含まれる）、２は有機ホトレジスト、３は酸化物薄膜、
３１はＢＰＢ薄膜、４は金薄膜を意味する。初めに基板
上にＢＰＢ薄膜のパターン化を行い（工程ａ）、次に、
上部を全面にわたって金薄膜で覆う（工程ｂ）。この場
合は、真空蒸着法で、約１μｍ厚に形成する。その後、
通常のホトリソグラフ法を用いて有機レジストパターン
を形成する（工程ｃ）。次に金薄膜のパターン化をエッ
チング法により行い、その後有機レジストの除却を行う
（工程ｄ）。金に対して、ヨウ素とヨウ化カリの混合水
溶液（ＫＩ：Ｉ2 ：Ｈ2Ｏ＝２０ｇ、１０ｇ、１００
ｇ）がエッチング液として適当である。次いで絶縁層
（例えばＡｌ2Ｏ3 ）あるいは酸化物超伝導体層を上面
全面にわたって充分な接着強度が得られる高基板温度
（約３００℃）で真空蒸着により堆積する。この場合、
上述の金薄膜４はＢＰＢあるいは絶縁層と反応せず安定
である。最後に、金薄膜を除却することにより、目的と
するパターンを得る（工程ｆ）。金薄膜の除却剤は工程
ｄで用いたエッチング液を用いることができ、数分以内
に完全に金薄膜を除却することが可能である。上述のエ
ッチング液に対して、ＢＰＢは数時間浸しても安定であ
り、上述の工程により数μｍ精度をもつ目的とする機能
の回路を形成することができる。
【００１１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、酸化物超伝導体回路形成にリフトオフ法が適用で
き、酸化物超伝導体層間を分離する絶縁層の形成、ある
いは同種材料からなりエッチング法が適用できないとき
の多層化に有効である利点がある。
れば、酸化物超伝導体回路形成にリフトオフ法が適用で
き、酸化物超伝導体層間を分離する絶縁層の形成、ある
いは同種材料からなりエッチング法が適用できないとき
の多層化に有効である利点がある。
【図１】金薄膜を用いる場合の工程図である。
１ 基板 ２ 有機ホトレジスト膜 ３ 絶縁膜又はＢＰＢ膜 ３１ ＢＰＢ膜 ４ 金薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 敏明 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内
Claims (1)
- 【請求項１】 パターン化した基板上に、金の薄膜パタ
ーンを形成し、前記パターン化した基板と金の反応温度
未満の高温で、前記パターン化した基板上に酸化物超伝
導体薄膜を堆積し、前記金の薄膜パターンをヨウ素とヨ
ウ化カリウムの混合水溶液で溶解除去することを特徴と
する酸化物超伝導体回路形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043339A JPH0797665B2 (ja) | 1994-02-18 | 1994-02-18 | 酸化物超伝導体回路形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043339A JPH0797665B2 (ja) | 1994-02-18 | 1994-02-18 | 酸化物超伝導体回路形成法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109898A Division JPH0656903B2 (ja) | 1982-06-28 | 1982-06-28 | 酸化物超伝導体回路形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342943A true JPH06342943A (ja) | 1994-12-13 |
| JPH0797665B2 JPH0797665B2 (ja) | 1995-10-18 |
Family
ID=12661094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6043339A Expired - Lifetime JPH0797665B2 (ja) | 1994-02-18 | 1994-02-18 | 酸化物超伝導体回路形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797665B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102143657A (zh) * | 2011-01-20 | 2011-08-03 | 广州杰赛科技股份有限公司 | 一种无导线镀金印制板的加工方法 |
-
1994
- 1994-02-18 JP JP6043339A patent/JPH0797665B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102143657A (zh) * | 2011-01-20 | 2011-08-03 | 广州杰赛科技股份有限公司 | 一种无导线镀金印制板的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797665B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4184909A (en) | Method of forming thin film interconnection systems | |
| US3873361A (en) | Method of depositing thin film utilizing a lift-off mask | |
| US4497684A (en) | Lift-off process for depositing metal on a substrate | |
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| US4576678A (en) | Pattern forming method | |
| EP0046525A2 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| US4933318A (en) | Plasma etch of masked superconductor film | |
| EP0560442B1 (en) | Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate | |
| US4451554A (en) | Method of forming thin-film pattern | |
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| JPH06342943A (ja) | 酸化物超伝導体回路形成法 | |
| US4081315A (en) | Cermet etch technique | |
| JPS592349A (ja) | 酸化物超伝導体回路形成法 | |
| JP2989956B2 (ja) | 半導体装置の製造方法 | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPS583251A (ja) | 半導体装置の製造方法 | |
| KR920003973B1 (ko) | 다층 배선을 위한 비어 홀 형성방법 | |
| JPS58110044A (ja) | パタ−ン形成方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| KR100244408B1 (ko) | 반도체 소자의 전도층간 접속 형성방법 | |
| JPH02288237A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6314190A (ja) | Ｉｔｏ膜上に薄膜を形成する方法 | |
| JPH0228975A (ja) | イメージセンサの製造方法 | |
| JPH0265007A (ja) | 電子回路用部材およびその製造法 |