JPH0265007A - 電子回路用部材およびその製造法 - Google Patents

電子回路用部材およびその製造法

Info

Publication number
JPH0265007A
JPH0265007A JP63217172A JP21717288A JPH0265007A JP H0265007 A JPH0265007 A JP H0265007A JP 63217172 A JP63217172 A JP 63217172A JP 21717288 A JP21717288 A JP 21717288A JP H0265007 A JPH0265007 A JP H0265007A
Authority
JP
Japan
Prior art keywords
thin film
electronic circuit
film
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63217172A
Other languages
English (en)
Inventor
Yasuharu Yamada
康晴 山田
Junichi Kita
純一 喜多
Mitsuyoshi Yoshii
吉井 光良
Kenji Iharada
健志 居原田
Shigeo Yoshida
茂夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP63217172A priority Critical patent/JPH0265007A/ja
Publication of JPH0265007A publication Critical patent/JPH0265007A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、エレクトロニクス分野にて用いられる超電導
体薄膜素子を用いた電子回路用部材およびその製造方法
に関する。
従来の技術 超電導体をエレクトロニクス用のデバイスとするには、
基板上に設けられた超電導薄膜をエツチングしてパター
ン化することが必要である。かかる超電導体のパターン
ニングは、第3図に示すごとく主に超電導体薄膜2上へ
のフォトレジスト4の直接塗布、マスクを介しての露光
、未露光部分の除去(現像)、エツチング(電子回路の
刻み込み)、レジスト除去の各工程からなり、回路パタ
ーンが形成される。これら電子回路に用いられる超電導
体、特にY−Ba−Cu−0系などの高温超電導体は耐
水性が低く、水分と反応して超電導体表面にBa(OH
)eか析出し特性の劣化を生ずる。
しかしながら、従来のパターンニングではエツチング工
程で主にリン酸水溶液などの水溶液を使用するため、超
電導体薄膜2のエツチング断面がダメージ5を受け、特
性劣化を招く。また、フォトレジストと接した超電導体
の薄膜面もフォトレジストの溶剤として用いた有機溶剤
により劣化し、さらにレノストを超電導体の表面より剥
離する際に使用する有機溶剤によっても薄膜表面は一層
特性が劣化する。
本発明の目的は、超電導薄膜の特性劣化の極めて少ない
電子回路中間体およびその製造法を提供するものである
課題を解決する丸めの手段 本発明は、基板、該基板上に設けられた超電導体薄膜、
および該超電導体薄膜表面に設けられたAuまたはPt
の薄膜からなることを特徴とする電子回路用部材および
その製造方法を提供するものである。
第1図および第2図は、いずれら本発明の電子回路用部
材の製造法を示す概略図である。本発明の電子回路用部
材は、第1図すおよび第2図すに示すごとく、基板l上
に形成された所定のパターンをaする超電導体薄膜2、
該超電導体薄膜のさらに」二面に設けられたAu膜ある
いはPt膜からなる。
本発明の電子回路用部材の製造にあたっては、Au膜ま
たはPt膜をエツチングマスクとして超電導体薄膜のエ
ツチングを行・う第1の方法(第1図参照)、およびA
u膜、Pt膜を超電導体薄膜とレジスト(エツチングマ
スク)との中間層として用いてエツチングを行う第2の
方法(第2図参照)が用いられる。
本発明の電子回路用部材を製造するには、基板1上に設
けられた超電導体薄膜2の表面にA シlまたはPtの
貴金属薄膜3を形成する。
かかる基板としては、従来公知のものをいずれら用いる
ことができ、例えばMgO,,5rTi03などの基板
が用いられる。
また、これらの基板上に設けられた超電導体薄膜はY 
BatCUaOt−x、B jts r2’catcL
I304などの水分と反応しやすい超電導体薄膜、ある
いはその他の従来公知の超電導薄膜をスパッタリング法
、EB蒸着法などにて設けたものがいずれも用いられる
本発明方法のうち第1のAu膜またはPt膜をエツチン
グマスクとする方法では、第1図に示すごとく、まず面
記超電導体薄膜2の表面にCu。
Susなどをメタルマスクとして真空蒸着法、スパッタ
リング法など従来公知の金属薄膜形成方法を用い、所望
のパターンを有する貴金属薄膜3を形成する。
このようにして超電導薄膜上に形成された貴金属薄膜の
厚さは0.1〜2μ尻程度が好ましい。
つぎにかかる貴金属薄膜3をエツチングマスクとしてエ
ツチングを行う。エツチング液としては、リン酸水溶液
などを用いて公知のエツチング法により超電導薄膜のエ
ツチングを行い、所望のパターンの形成された電子回路
中間体を作成する。
一方、第2図に示すごとく、第2の方法であるAu薄膜
、Pt薄膜を中間膜とする製造法では、面記と同様の超
電導薄膜2を設けた基板lの全面に真空蒸着法、スパッ
タリング法など適宜の方法でAuまたはPtの貴金属薄
膜3を形成する。ついで、その上に従来公知の方法によ
りレジストを塗布し、露光、現像を行い所定のパターン
のレジスト膜4を形成する。つぎにスパッタエツチング
などのドライエツチング法により、貴金属薄膜3をエツ
チングして超電導体を露出し、ついで前記レジスト膜4
をエツチングマスクとし公知の方法により超電導体薄膜
のエツチングを行う。最後に、レジスト膜4をアセトン
などの有機溶剤を用いて貴金属薄膜3より除去する。
このようにして作成された電子回路中間体は、センサー
や種々の電子デバイスとされる。
昨■ 超電導薄膜の表面に設けられたAu膜、Pt膜がエツチ
ング液などの水分、レジストの溶剤から超電導薄膜を保
護する。
X嵐鯉 つぎに本発明を実施例によりさらに具体的に説明する。
実施例I RFマグネトロンスパッタ法を用いMgO基板上に超電
導体薄膜(Y + B at Cu307、: 厚さ1
lly)を形成した。ついで該超電導体薄膜上に所定の
パターンのメタルマスクを用いAu膜のパターンを真空
蒸着した。蒸着は真空加熱蒸着装置(E−250A、(
株)島津製作所製)を使用し、真空度1O−1lToo
r1モリブデンボードにて55v190Aの条件で行っ
た。
つぎに上記超電導体薄膜上のAu膜をエツチングマスク
とし、INリン酸水溶液(23±1℃)を用い高温超電
導体薄膜をエツチングした。
このようにして得られたデバイス中間体のエッヂング断
面は、第1図すに示すごとくダメージ5をうけ、特性劣
化が生じているが、超電導の薄膜表面は従来法のように
レジストとは反応せず特性が保持された。
得られた電子回路中間体の超電導体薄膜のTcは初期値
85Kから83Kに低下したにすぎず水分等による劣化
がなく優れた特性を示した。
実施例2 実施例1で用いた超電導薄膜を有する基板の表面全体に
Au膜を実施例Iと同様の条件で真空蒸着した。つぎに
、該超電導体薄膜上にフォトレジスト(マイクロボノッ
ト1400−31、シプレー社製)を塗布(スピナー回
転数4000rpm) L、所定の回路パターンを通し
て露光(露光装置:キャノン(株)製、PtA−501
)を行った。ついで、アセトンにより未露光部分を除去
して現像を行った。
現像により露出した部分のAu膜をRFマグネトロンス
ハッ’)装置ヲ用いて逆スパツタ(スパッタエツチング
)にてエツチングした (放電ガス:Ar、4 rn T oor ) o超電
導薄膜を実施例Iと同様にリン酸水溶液にてエツチング
した(第2図参照)。
得られた電子回路中間体の超電導体薄膜は、Tcが83
にであり(初期値85K) 、実施例1と同様、水分等
による劣化がなく浸れた特性を示した。
比較例1 実施例2で用いた超電導体薄膜を有する基板上にAu膜
を施すことなく直接に実施例2にて行ったと同様の方法
、条件でレジスト塗布した後、露光、現像を行った。
得られた電子回路中間体の超電導体薄膜はTc、か75
K(初期値85K)と大きく低下し、第3図aおよびb
に示ずごとく、超電導薄膜のエッヂング断面だけでなく
広い面積を有するレジストとの接触部もダメージ5を受
けていた。
合服pり1 本発明によれば、超電導薄膜のエツチング液、レジスト
、あるいはレジスト剥離に用いる溶剤による特性の劣化
かない。
【図面の簡単な説明】
第1図および第2図は本発明方法を示す概略説明図、第
3図は従来法を示す概略説明図。 に基板、2;超電導体薄膜、3:貴金属薄膜、4・レジ
スト膜。 第1図 第2図 ↓エツチング ↓ニー1+ン7+ 第3図 ↓ エラ+〉フ゛

Claims (3)

    【特許請求の範囲】
  1. (1)基板、該基板上に設けられた超電導体薄膜、およ
    び該超電導体薄膜表面に設けられたAuまたはPtの薄
    膜からなることを特徴とする電子回路用部材。
  2. (2)超電導体薄膜の表面に所望のパターンにてAuま
    たはPt薄膜を形成し、得られた金属薄膜をエッチング
    マスクとして超電導体薄膜のエッチングを行うことを特
    徴とする電子回路用部材の製造法。
  3. (3)(i)超電導体薄膜の表面にAuまたはPtの薄
    膜を形成する工程、(ii)該金属薄膜上にレジストを
    塗布し、ついで所望のパターンにもとづき露光、現像を
    行う工程、(iii)ついでレジストの除去された部分
    の金属薄膜をエッチングする工程、(iv)得られた所
    望のパターンのレジストをエッチングマスクとしてエッ
    チングを行う工程 からなることを特徴とする電子回路部材の製造法。
JP63217172A 1988-08-30 1988-08-30 電子回路用部材およびその製造法 Pending JPH0265007A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63217172A JPH0265007A (ja) 1988-08-30 1988-08-30 電子回路用部材およびその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217172A JPH0265007A (ja) 1988-08-30 1988-08-30 電子回路用部材およびその製造法

Publications (1)

Publication Number Publication Date
JPH0265007A true JPH0265007A (ja) 1990-03-05

Family

ID=16699987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63217172A Pending JPH0265007A (ja) 1988-08-30 1988-08-30 電子回路用部材およびその製造法

Country Status (1)

Country Link
JP (1) JPH0265007A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184984A (ja) * 1990-11-20 1992-07-01 Agency Of Ind Science & Technol イットリウム系酸化物超伝導薄膜の加工方法
US5357059A (en) * 1989-06-29 1994-10-18 Sumitomo Electric Industries, Ltd. Construction of electrical connection to oxide superconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357059A (en) * 1989-06-29 1994-10-18 Sumitomo Electric Industries, Ltd. Construction of electrical connection to oxide superconductor
JPH04184984A (ja) * 1990-11-20 1992-07-01 Agency Of Ind Science & Technol イットリウム系酸化物超伝導薄膜の加工方法

Similar Documents

Publication Publication Date Title
US4088490A (en) Single level masking process with two positive photoresist layers
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
EP0083397B1 (en) Methods of forming electronic microcircuits
US4670097A (en) Method for patterning transparent layers on a transparent substrate
US4451554A (en) Method of forming thin-film pattern
CA1332323C (en) Cryogenic process for metal lift off
US4770947A (en) Multiple density mask and fabrication thereof
KR100317211B1 (ko) 포토마스크 블랭크 및 위상쉬프트 포토마스크
JPH0265007A (ja) 電子回路用部材およびその製造法
US4266008A (en) Method for etching thin films of niobium and niobium-containing compounds for preparing superconductive circuits
JPH04307772A (ja) 高温超伝導物質を有する構造化層の製造方法
JPH02189981A (ja) 半導体装置及びその製造法
JPS592349A (ja) 酸化物超伝導体回路形成法
Jelks et al. A simple method for fabricating lines of 0.15‐μ width using optical lithography
JPS5887884A (ja) 酸化物超伝導体回路の電極形成方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPH02138468A (ja) パターン形成法
JPH01151237A (ja) 透明導電性膜のエツチング方法
JPS6024933B2 (ja) 電子線感応性無機レジスト
JP2946102B2 (ja) パターン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JPS583232A (ja) パタ−ン形成方法
JPH04109223A (ja) 液晶表示素子の製造方法
JPH03227579A (ja) 高温超伝導体薄膜上のパターン形成用非水性処理方法
JPH02257681A (ja) 超電導薄膜の加工方法