JPH04109223A - 液晶表示素子の製造方法 - Google Patents

液晶表示素子の製造方法

Info

Publication number
JPH04109223A
JPH04109223A JP22658590A JP22658590A JPH04109223A JP H04109223 A JPH04109223 A JP H04109223A JP 22658590 A JP22658590 A JP 22658590A JP 22658590 A JP22658590 A JP 22658590A JP H04109223 A JPH04109223 A JP H04109223A
Authority
JP
Japan
Prior art keywords
pattern
photoresist
liquid crystal
metal wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22658590A
Other languages
English (en)
Inventor
Naoya Nishida
直哉 西田
Masayuki Shimamune
島宗 正幸
Yuichi Masaki
裕一 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22658590A priority Critical patent/JPH04109223A/ja
Publication of JPH04109223A publication Critical patent/JPH04109223A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は液晶表示素子の製造方法に関し、特に液晶表示
素子における電極パターンの形成方法に関するものであ
る。
[従来の技術] 従来より、酸化インジウム膜は、低抵抗で高い透過率を
示すことから、透明導電被膜として最適でもっともよく
用いられ、液晶表示素子の電極として欠かせないものと
なっている。
しかしながら、近年、液晶素子の高精細および大画面化
に伴ない、酸化インジウム膜単体の抵抗値では対応でき
ず、通常酸化インジウムの電極パターンに沿って金属膜
の配線パターンを形成することにより低抵抗化を実現し
ている。このような金属配線を伴った画素電極パターン
は、例えば、第2図(a)〜(f)に示すように、まず
ガラス基板4上に酸化インジウム1を成膜した後、酸化
インジウム膜上にフォトレジスト3を塗布し、画素電極
群のパターンを露光し、現像、エツチングのフォトリソ
工程により酸化インジウムの画素電極群のバターニング
を行なう。次に、酸化インジウムの画素電極群の上に金
属薄膜2aを成膜し、その上にフォトレジスト3を塗布
し、金属配線パターンを露光し、現像、エツチングのフ
ォトリソ工程により金属配線のパターンのバターニング
を行なうことにより形成される。金属配線の材料として
は、一般には低抵抗でありかつ比較的安価なアルミニウ
ムやモリブデンなどが使用されている。
[発明が解決しようとする課題〕 しかしながら、上記従来例では、透明電極パターンの形
成時と金属配線パターンの形成時の2度に渡って、基板
上にゴミや異物が付着し、そのゴミや異物による電極の
隣接間ショートを発生する可能性があり、バターニング
工程の直行歩留りの低下を招いている。さらには、電極
の隣接間ショートを修復するためには多大の時間と労力
を要するため、パターニング工程で隣接間ショートを防
ぐ技術または手法を確立することが早急の課題となって
いる。
本発明は、上記の従来の問題点を解決するためになされ
たものであり、電極パターンの形成工程において、基板
上に(=1着するゴミや異物による電極の隣接゛間ショ
ートの発生を防止し、パターニング工程の直行歩留りが
良好な液晶表示素子の製造方法を提供することを目的と
するものである。
[課題を解決するための手段] 即ち、本発明は、表面にストライプ状の電極群を形成し
た2枚の基板とその間に挟持された液晶層を有する液晶
表示素子の製造方法において、基板上に電極となる透明
導電被膜を成膜しバターニングして透明電極を形成した
後、前記透明電極上に金属配線用金属被膜を成膜し、そ
の上にフォトレジストを塗布した後、露光、現像、エツ
チング処理して前記透明電極と同じパターンを形成し、
次いで露光、現像処理してフォトレジストを残した金属
配線パターンを形成し、さらに透明電極形成時のエツチ
ング液にさらした後、金属配線パターン以外の金属被膜
のエツチングおよび残したフォトレジストの剥離を行う
ことにより電極パターンを形成することを特徴とする液
晶表示素子の製造方法である。
以下、本発明の詳細な説明する。
本発明は、基板上に透明電極をバターニングして形成し
た後、金属配線用金属被膜を成膜し、その上にフォトレ
ジストを塗布した後、前記透明電極と同じパターンをエ
ツチングして形成し、次いで露光、現像処理して金属配
線パターンを形成した後、透明電極形成時のエツチング
液にさらした後、金属配線パターンをエツチングにより
形成することに特徴がある。
しかしながら、一般に金属配線パターンの形成に用いら
れている低抵抗の金属、例えばアルミニウムやモリブデ
ンは通常用いられている酸化インジウムのエツチング液
(例えば、塩酸−塩化第二鉄系、または塩酸−硝酸系)
と簡単に反応するため、本発明におけるプロセスでは通
常の酸化インジウムのエツチング液を使用することは不
可能である。
本発明においては、透明導電被膜には酸化インジウム膜
ム金属配線用金属被膜にはモリブデンを用いるのが好ま
しい。特に、金属被膜にモリブデンを使用し、また酸化
インジウム膜のエツチング液には金属配線パターンのモ
リブデンを侵すことがないヨウ化水素酸または臭化水素
酸を採用することが好ましい。
次に、図面に基づいて本発明を説明する。第1図(a)
〜(h)は本発明の液晶表示素子の製造方法における透
明電極および金属配線パターンの形成方法を示す工程図
である。同第1図において、まず、ガラス基板4上に透
明電極膜の酸化インジウム1を成膜する(第1図(al
 参照)。次に、その酸化インジウム膜上にフォトレジ
スト3を塗布し、画素電極パターンを露光し、現像、エ
ッチングのレジスト剥離のフォトリソ工程により酸化イ
ンジウムの画素電極パターンを形成する(第1図(b)
、(c)参照)。
次に、この酸化インジウムの画素電極パターンを形成し
たガラス基板4上にモリブデン2を成膜し、さらにこの
モリブデン月莫上にフォトレジスト3を塗布する(第1
図(d)、(e)参照)。このガラス基板4に再び前記
と同じ画素電極パターンを露光し、現像、エツチングを
行う(第1図(f)参照)。次に、フォトレジストの剥
離を行うことなく今度は金属配線パターンの露光、現像
を進めた時点で、再び先の酸化インジウムの画素電極パ
ターンを形成時に用いたエツチング液にさらす(第1図
(g) 参照)。最後にモリブデン金属製Ifパターン
をエツチングし、フォトレジスト3aを剥離することに
より金属配線パターンを形成する(第1図(h)参照)
本発明において、酸化インジウムの画素電極パターンの
形成時に用いられるヨウ化水素酸は、旧55〜58%の
原液、原液に対してリン酸1〜10%を含有する混合液
、原液に対して亜リン酸1〜】0%を含有する混合液、
原液に対して次亜リン酸1〜5%を含有する混合液等が
好ましい。また、臭化水素酸は、HBr 45〜47%
の原液か好ましい。
また、金属配線用金属被膜のモリブデンのエツチング液
には、例えばリン酸−硝酸系等が好ましい。
本発明の方法で透明電極および金属配線バタンを形成す
ることにより、パターニング工程で発生する電極の隣接
間ショートの発生は減少し、歩留りをほぼ100%にす
ることかできる。
次に、本発明の液晶表示素子を製造する方法は、上記の
方法により透明電極および金属配線パターンを形成した
基板に配向処理を施し、該基板を2枚用いて通常のセル
組立工程及び液晶注入工程を経ることにより得ることか
できる。
[作用] 本発明は、金属配線パターンにモリブデンを使用し、画
素電極パターンである酸化インジウムのエツチング液と
してヨウ化水素酸または臭化水素酸を使用することによ
り、基板上に透明電極をパターニングして形成した後、
金属配線用金属被膜を成膜し、その上にフォトレジスト
を塗布した後、前記透明電極と同じパターンをエツチン
グして形成し、次いで露光、現像処理してフォトレジス
トを残した金属配線パターンを形成し、その後に透明電
極形成時のエツチング液にさらした後、金属配線パター
ン以外の金属被膜のエツチングおよび残したフォトレジ
ストの剥離を行うことによって電極パターンを形成する
ことが可能となり、電極の隣接間ショートの発生を防止
することかでき、パターニング工程の直行歩留りをほぼ
100%にすることが可能となる。
[実施例] 以下、実施例を示し本発明をさらに具体的に説明する。
実施例1 ガラス基板上に膜厚2000人の酸化インジウム薄膜を
スパッタリング法で成膜した後、フォトレジストを約1
μmの厚みに塗布し、画素電極パターンマスクによって
露光した後現像した。現像後、この基板を遮光、窒素雰
囲気下で35℃の旧58%の原液に対して次亜リン酸2
%を含有するヨウ化水素酸により80秒間エツチングを
行なった後、レジストを剥離し、酸化インジウムの画素
電極パターンを形成した。
次に、この画素電極パターンが形成された基板に膜厚3
000人のモリブデン膜をスパッタリング法で成膜した
後、フォトレジストを約1 pmの厚みに塗布し、前記
画素電極パターンと同じパターンのフォトマスクを用い
て露光し、更に現像した後、リン酸−硝酸系エツチング
液により室温で30秒間エツチングを行った。ここで、
フォトレジストの剥離を行うことな(今度は金属配線パ
ターンマスクにより金属配線パターンを露光、更に現像
し、フォトレジストを残した金属配線パターンを形成し
た。次いで、再び遮光、窒素雰囲気下で35℃のHI3
8%の原液に対して次亜リン酸2%を含有するヨウ化水
素酸により80秒間エツチングを行なった後、リン酸−
硝酸系エツチング液により室温で30秒間エツチングを
行ない、続いて、レジストを剥離して金属配線パターン
を形成した。
このようにして形成されたパターンは、通常の工程(第
2図)と比較して、はぼ同様のバターニング性を得るこ
とができた。さらに、酸化インジウム膜のエツチング液
として用いたヨウ化水素酸は、酸化インジウムの電極パ
ターンに対するアンダーカット量が極めて少ない上、モ
リブデンに対するエツチング選択性に優れているため、
極めて良好なパターン形状が保持できた。
また、このようにして形成されたパターンの電極間隣接
ショートを調べた結果、全く確認されず、本発明による
製造方法が電極の隣接間ショートの防止に極めて有効で
あることが判明した。
実施例2 ガラス基板上に膜厚200G人の酸化インジウム薄膜を
スパッタリング伝で成膜した後、フォトレジストを約1
μmの厚みに塗布し、画素電極パターンマスクによって
露光した後現像した。現像後、この基板を遮光、窒素雰
囲気下で35°Cの45%の臭化水素酸により 100
秒間エツチングを行なった後、レジストを剥離し、酸化
インジウムの画素電極パターンを形成した。
次に、この画素電極パターンが形成された基板に膜厚3
000人のモリブデンII莫をスパッタリング、;去で
成膜した後、フォトレジストを約14.mの厚みに塗布
し、前記画素電極パターンと同じパターンのフォトマス
クを用いて露光し、更に現像した後、リン酸−硝酸系エ
ツチング液により室温で30秒間エツチングを行った。
ここで、フォトレジストの剥離を行うことなく今度は金
属配線パターンマスクにより金属配線パターンを露光、
更に現像し、フォトレジストを残した金属配線パターン
を形成した。次いで、再び遮光、窒素雰囲気下で35°
Cの45%の臭化水素酸により 1.00秒間エツチン
グを行なった後、リン酸−硝酸系エツチング液により室
温で30秒間エツチングを行ない、続いて、レジストを
剥離して金属配線パターンを形成した。
このようにして形成されたパターンは、通常の工程(第
2図)と比較して、はぼ同様のバターニング性を得るこ
とができた。さらに、酸化インジウム膜のエツチング液
として用いた臭化水素酸は、酸化インジウムの電極パタ
ーンに対するアンダーカット量が極めて少ない上、モリ
ブデンに対するエツチング選択性に優れているため、極
めて良好なパターン形状が保持できた。
また、このようにして形成されたパターンの電極間隣接
ショートを調べた結果、全く確認されず、本発明による
製造方法が電極の隣接間ショートの防止に極めて有効で
あることが判明した。
[発明の効果] 以上説明したように、本発明の製造方法によれば、基板
上に透明電極をバターニングして形成した後、金属配線
用金属被膜を成膜し、その上にフォトレジストを塗布し
た後、前記透明電極と同じパターンをエツチングして形
成し、次いで露光、現像処理して金属配線パターンを形
成した後、透明電極形成時のエツチング液にさらした後
、金属配線パターンをエツチングすることにより、電極
の隣接間ショートの発生を防止し、バターニング工程の
直行歩留りを良好にすることが可能となった。
【図面の簡単な説明】
第1図(a)〜(h)は本発明の液晶表示素子の製造方
法における電極および金属配線パターンの形成方法を示
す工程図および第2図(a)〜(f)は従来のパターン
形成方法を示す工程図である。 1・・・酸化インジウム  2・・・モリブデン2a・
・・金属薄膜 3.3a・・・フォトレジスト 4・・・ガラス基板

Claims (3)

    【特許請求の範囲】
  1. (1)表面にストライプ状の電極群を形成した2枚の基
    板とその間に挟持された液晶層を有する液晶表示素子の
    製造方法において、基板上に電極となる透明導電被膜を
    成膜しパターニングして透明電極を形成した後、前記透
    明電極上に金属配線用金属被膜を成膜し、その上にフォ
    トレジストを塗布した後、露光、現像、エッチング処理
    して前記透明電極と同じパターンを形成し、次いで露光
    、現像処理してフォトレジストを残した金属配線パター
    ンを形成し、さらに透明電極形成時のエッチング液にさ
    らした後、金属配線パターン以外の金属被膜のエッチン
    グおよび残したフォトレジストの剥離を行うことにより
    電極パターンを形成することを特徴とする液晶表示素子
    の製造方法。
  2. (2)前記透明導電被膜が酸化インジュウムであり、金
    属被膜がモリブデンである請求項1記載の液晶表示素子
    の製造方法。
  3. (3)前記透明導電被膜の電極パターン形成において、
    エッチング液としてヨウ化水素酸または臭化水素酸を用
    いる請求項1記載の液晶表示素子の製造方法。
JP22658590A 1990-08-30 1990-08-30 液晶表示素子の製造方法 Pending JPH04109223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22658590A JPH04109223A (ja) 1990-08-30 1990-08-30 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22658590A JPH04109223A (ja) 1990-08-30 1990-08-30 液晶表示素子の製造方法

Publications (1)

Publication Number Publication Date
JPH04109223A true JPH04109223A (ja) 1992-04-10

Family

ID=16847484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22658590A Pending JPH04109223A (ja) 1990-08-30 1990-08-30 液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JPH04109223A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538853B2 (en) 2005-03-25 2009-05-26 Fujitsu Hitachi Plasma Display Limited Exposure process and apparatus using glass photomasks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538853B2 (en) 2005-03-25 2009-05-26 Fujitsu Hitachi Plasma Display Limited Exposure process and apparatus using glass photomasks

Similar Documents

Publication Publication Date Title
US4670097A (en) Method for patterning transparent layers on a transparent substrate
JP2814155B2 (ja) Ito膜パターンの形成方法および液晶表示素子用基板の製造方法
US4451554A (en) Method of forming thin-film pattern
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPH04109223A (ja) 液晶表示素子の製造方法
JPH022519A (ja) 液晶表示素子の製造方法
JPH05224220A (ja) 液晶表示素子用基板のパタ−ン形成方法
JPH02139972A (ja) 半導体装置の製造方法
JPH0621052A (ja) 導電膜の製造方法
JP3168696B2 (ja) 液晶表示パネルの製造方法
KR960012270B1 (ko) 투명 도전성기관 제조방법
JPH03107823A (ja) 電極基板の製造方法
JPH01151237A (ja) 透明導電性膜のエツチング方法
JPH0434815B2 (ja)
JPH025023A (ja) 配線電極の形成方法
JPH02251932A (ja) 非線形抵抗素子の製造方法
JPH0634438B2 (ja) 配線電極の形成方法
JPH05100236A (ja) 液晶表示素子の製造方法
JP3075479B2 (ja) 導電性薄膜付き基板とその製造方法
JPH03246523A (ja) 液晶表示素子の製造方法
JPH0342626A (ja) 薄膜ダイオードの製造方法
JPH02253236A (ja) 非線形抵抗素子の製造方法
JPH043044B2 (ja)
JPH0234966A (ja) アモルファス半導体薄膜上の金属電極のパターニング法
JPH0351821A (ja) Mim型非線形スイッチング素子の製造方法