JPH02251932A - 非線形抵抗素子の製造方法 - Google Patents
非線形抵抗素子の製造方法Info
- Publication number
- JPH02251932A JPH02251932A JP1075558A JP7555889A JPH02251932A JP H02251932 A JPH02251932 A JP H02251932A JP 1075558 A JP1075558 A JP 1075558A JP 7555889 A JP7555889 A JP 7555889A JP H02251932 A JPH02251932 A JP H02251932A
- Authority
- JP
- Japan
- Prior art keywords
- photolithography
- nonlinear resistance
- resistance element
- pattern
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000206 photolithography Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 3
- 239000000428 dust Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶等と組み合わせて画像表示装置を構成す
る非線形抵抗素子の製造方法に関する。
る非線形抵抗素子の製造方法に関する。
（発明の概要〕
本発明は、非線形抵抗素子の製造方法において画素電極
を２回のフォトリソグラフィ工程を行うことによって、
画素間のショートを除去し、画素欠陥の発生を抑制し、
歩留まり向上に寄与するものである。
を２回のフォトリソグラフィ工程を行うことによって、
画素間のショートを除去し、画素欠陥の発生を抑制し、
歩留まり向上に寄与するものである。
従来の非線形抵抗素子の要部の平面図を第３図（ａｌに
示し、第３図山）にそのｘ−ｘ ’線断面図を示す、ガ
ラス、石英等の透明絶縁基板１上にＩＴＯ等の透明導電
膜からなる画素電極２を１回目のフォトリソグラフィに
て形成し、非線形抵抗膜３を積層して２回目のフォトリ
ソグラフィにてパターンを形成する０次に、行または列
電極となるＣｒ。
示し、第３図山）にそのｘ−ｘ ’線断面図を示す、ガ
ラス、石英等の透明絶縁基板１上にＩＴＯ等の透明導電
膜からなる画素電極２を１回目のフォトリソグラフィに
て形成し、非線形抵抗膜３を積層して２回目のフォトリ
ソグラフィにてパターンを形成する０次に、行または列
電極となるＣｒ。
／１等の金属Ｍ４４をスパッタ等で積層して、３回目の
フォトリソグラフィにて形成している。
フォトリソグラフィにて形成している。
このような従来の非線形抵抗素子の製造方法においては
、画素電極２をフォトリソグラフィにて形成時、基板に
付着したゴミや、マスクに付着したゴミあるいはレジス
ト中に混入したゴミ等によって、所望の画素電極パター
ンが得られない不都合がしばしばある。すなわち、第３
図ｆａ）に示すように、ゴミの付着等によって画素電極
２間がショート５あるいは工・ノチ残り６が形成され、
液晶等と組み合わせて画像表示装置を構成すると、所望
する所以外の画素に信号が書き込まれたり、あるいは画
素電極２間のショート５によって、となりの画素まで信
号が書き込まれる欠陥が発生することがあった。
、画素電極２をフォトリソグラフィにて形成時、基板に
付着したゴミや、マスクに付着したゴミあるいはレジス
ト中に混入したゴミ等によって、所望の画素電極パター
ンが得られない不都合がしばしばある。すなわち、第３
図ｆａ）に示すように、ゴミの付着等によって画素電極
２間がショート５あるいは工・ノチ残り６が形成され、
液晶等と組み合わせて画像表示装置を構成すると、所望
する所以外の画素に信号が書き込まれたり、あるいは画
素電極２間のショート５によって、となりの画素まで信
号が書き込まれる欠陥が発生することがあった。
以上述べた様に、ゴミ等の付着による画素電極２のパタ
ーン形成時の画素間のショートあるいはエッチ残りの発
生を完全に防止することは、非常に困難であり、完全に
防止することができなかった。
ーン形成時の画素間のショートあるいはエッチ残りの発
生を完全に防止することは、非常に困難であり、完全に
防止することができなかった。
又、前記非線形抵抗素子は、液晶表示素子と組み合わさ
れ、画像表示装置等として応用されるものである０通常
、基板上に多数の非線形抵抗素子が構成されるものであ
り、上記課題から非線形抵抗素子群を有する基板の製造
歩留まりを向上することができなかった。
れ、画像表示装置等として応用されるものである０通常
、基板上に多数の非線形抵抗素子が構成されるものであ
り、上記課題から非線形抵抗素子群を有する基板の製造
歩留まりを向上することができなかった。
上記課題を解決するために本発明は、画素電極のフォト
リソグラフィを２回行いパターンを形成するものである
。
リソグラフィを２回行いパターンを形成するものである
。
上記のように、画素電極のフォトリソグラフィを２回行
うことによって、１回のフォトリソグラフィ時に生じる
ゴミ等に起因するエッチ残り、あるいは画素間のショー
トを抑制することができる。
うことによって、１回のフォトリソグラフィ時に生じる
ゴミ等に起因するエッチ残り、あるいは画素間のショー
トを抑制することができる。
従ってプロセス歩留まりが向上し、製造コストの低減と
信頼性の高い非線形抵抗素子を実現するものである。
信頼性の高い非線形抵抗素子を実現するものである。
以下に、本発明の実施例を図面に基づいて説明する。
第１図は、本発明の一実施例を示す非線形抵抗素子の画
素電極の製造工程順平面図である。
素電極の製造工程順平面図である。
ガラス、石英等の透明絶縁体からなる基板１上に、ＩＴ
○等の透明導電性Ｍ膜を形成し、１回目のフォトリソグ
ラフィ （レジストコート→露光→現像−エッチングー
レジスト剥＃）によって、電極２′を形成する。１回目
のフォトリソグラフィ工程中に、基板上に付着したゴミ
、レジスト中に混入したゴミ、マスクに付着したゴミ、
エツチング時に付着したゴミ等によって生じた、電極２
′間ショート５、あるいはエッチ残り６が発生すること
がある。
○等の透明導電性Ｍ膜を形成し、１回目のフォトリソグ
ラフィ （レジストコート→露光→現像−エッチングー
レジスト剥＃）によって、電極２′を形成する。１回目
のフォトリソグラフィ工程中に、基板上に付着したゴミ
、レジスト中に混入したゴミ、マスクに付着したゴミ、
エツチング時に付着したゴミ等によって生じた、電極２
′間ショート５、あるいはエッチ残り６が発生すること
がある。
次に、２回目のフォトリソグラフィによって画素電極２
を形成する。第１図（ト））に示す様に、１回目のフォ
トリソグラフィで発生した電極間ショート５、あるいは
エッチ残り６は除去され、画素電極２が形成できる。２
回目のフォトリソグラフィは、マスクが変わるので基板
の同一場所にエッチ残りや、画素間ショートが発生する
ことは確率的にほとんどあり得ない、なお、本実施例で
は画素電極２としてＩＴＯ膜を使用してあり、エッチャ
ントとしては塩化第二鉄と塩酸の混合液を使用した。
を形成する。第１図（ト））に示す様に、１回目のフォ
トリソグラフィで発生した電極間ショート５、あるいは
エッチ残り６は除去され、画素電極２が形成できる。２
回目のフォトリソグラフィは、マスクが変わるので基板
の同一場所にエッチ残りや、画素間ショートが発生する
ことは確率的にほとんどあり得ない、なお、本実施例で
は画素電極２としてＩＴＯ膜を使用してあり、エッチャ
ントとしては塩化第二鉄と塩酸の混合液を使用した。
また、１回目のフォトリソグラフィ工程で得られるパタ
ーン（電極２′）は、２回目のフォトリソグラフィで得
られるパターン（画素電極２）よりも大きく形成する方
がマスク合わせや所望の画素電極２を得る上で良好であ
る。その理由は、１回目と２回目のパターンが同一だと
マスク合わせ時に非常に高い精度が要求されるし、２回
目のフォトリソグラフィでパターンが細まる可能性があ
る。また、ポジ型のレジストを使う場合は、ＩＴＯ膜と
ポジレジストの密着性は良好だが、基板（ガラスあるい
はＳｔｏｗコートガラス）との密着性が弱いので、本実
施伊１の方が有効である。
ーン（電極２′）は、２回目のフォトリソグラフィで得
られるパターン（画素電極２）よりも大きく形成する方
がマスク合わせや所望の画素電極２を得る上で良好であ
る。その理由は、１回目と２回目のパターンが同一だと
マスク合わせ時に非常に高い精度が要求されるし、２回
目のフォトリソグラフィでパターンが細まる可能性があ
る。また、ポジ型のレジストを使う場合は、ＩＴＯ膜と
ポジレジストの密着性は良好だが、基板（ガラスあるい
はＳｔｏｗコートガラス）との密着性が弱いので、本実
施伊１の方が有効である。
また、ｒＴｏ膜は透明導電被膜のため、１回目のフォト
エツチング後、２回目のフォトエツチングを行うと、２
回目のマスク合わせ時、ＩＴＯ膜が薄いと（約１０００
Å以下）合わせマーク部のＩＴＯ膜が見えにくい。従っ
てマスク合わせが非常に困難である。そこで、１回目の
フォトリソグラフィ後、透明導電膜からなるアライメン
トマークの回りの基板をフッ酸等でエツチング後、２回
目のフォトリングラフィを行えば、マスク合わせは容易
に行え有効である。第２図（８）〜（ｅｌは、本発明に
よる非線形抵抗素子の製造工程順の断面図を示す。
エツチング後、２回目のフォトエツチングを行うと、２
回目のマスク合わせ時、ＩＴＯ膜が薄いと（約１０００
Å以下）合わせマーク部のＩＴＯ膜が見えにくい。従っ
てマスク合わせが非常に困難である。そこで、１回目の
フォトリソグラフィ後、透明導電膜からなるアライメン
トマークの回りの基板をフッ酸等でエツチング後、２回
目のフォトリングラフィを行えば、マスク合わせは容易
に行え有効である。第２図（８）〜（ｅｌは、本発明に
よる非線形抵抗素子の製造工程順の断面図を示す。
第２図ｆａ）はＩＴＯ等の透明導電性被膜を１回のフォ
トリソグラフィでバターニングした断面図を示す。７は
レジストを示し、２′は透明導電性被膜を示す、第２図
（ｂｌは２回目のフォトリソグラフィにてレジスト８を
形成した断面図を示す、第２図ｔｅｌはレジスト８をマ
スクにして透明導電性被膜２′をエツチングして画素電
極２を形成した断面図を示す。第２図Ｆｄｌは非線形抵
抗膜３と金属膜４を積層した断面図を示す、第２図＋ｅ
＋はフォトリソグラフィにて非線形抵抗膜３と金属膜４
をバターニングした状態を示し、非線形抵抗素子が完成
する。
トリソグラフィでバターニングした断面図を示す。７は
レジストを示し、２′は透明導電性被膜を示す、第２図
（ｂｌは２回目のフォトリソグラフィにてレジスト８を
形成した断面図を示す、第２図ｔｅｌはレジスト８をマ
スクにして透明導電性被膜２′をエツチングして画素電
極２を形成した断面図を示す。第２図Ｆｄｌは非線形抵
抗膜３と金属膜４を積層した断面図を示す、第２図＋ｅ
＋はフォトリソグラフィにて非線形抵抗膜３と金属膜４
をバターニングした状態を示し、非線形抵抗素子が完成
する。
本発明は以上説明したように非線形抵抗素子の画素電極
パターンを形成する時、フォトリソグラフィ工程を２回
実施することによって、画素電極間のショートを除去し
、画素欠陥の発生を抑制して歩留まり向上に効果がある
。
パターンを形成する時、フォトリソグラフィ工程を２回
実施することによって、画素電極間のショートを除去し
、画素欠陥の発生を抑制して歩留まり向上に効果がある
。
第１図（ａｌ、 （ｂｌは本発明にかかる非線形抵抗素
子の画素電極の製造工程順平面図を示し、第２図＋ａｌ
〜（８１は本発明にかかる非線形抵抗素子の製造工程順
を示す断面図、第３図（δ１． （ｂｌは従来の非線形
抵抗素子の平面図と断面図である。 ・基板 ・電極 ・金属膜 ・エッチ残り ・・画素電極 ・・非線形抵抗膜 ・ ・ショート部 ８・・・レジスト 以上 非豚形保孔系）の画素を務０峯ｌ工膠１）曳千顔図第１
図 第２図
子の画素電極の製造工程順平面図を示し、第２図＋ａｌ
〜（８１は本発明にかかる非線形抵抗素子の製造工程順
を示す断面図、第３図（δ１． （ｂｌは従来の非線形
抵抗素子の平面図と断面図である。 ・基板 ・電極 ・金属膜 ・エッチ残り ・・画素電極 ・・非線形抵抗膜 ・ ・ショート部 ８・・・レジスト 以上 非豚形保孔系）の画素を務０峯ｌ工膠１）曳千顔図第１
図 第２図
Claims (3)
- （１）絶縁性基板上に、透明導電性被膜からなる画素電
極と、非線形抵抗膜と金属膜とを積層構造とする非線形
抵抗素子の製造方法において、少なくとも、透明導電性
被膜からなる画素電極を形成する工程が２回のフォトリ
ソグラフィ工程を含んだことを特徴とする非線形抵抗素
子の製造方法。 - （２）前記透明導電性被膜からなる画素電極を形成する
工程において、１回目のフォトリソグラフィ工程は、２
回目のフォトリソグラフィ工程で得られるパターンより
も大きいパターンに形成することを特徴とする特許請求
の範囲第１項記載の非線形抵抗素子の製造方法。 - （３）前記透明導電性被膜からなる画素電極を形成する
工程の１回目のフォトリソグラフィ工程後、少なくとも
透明導電性被膜からなるアライメントマークの回りの基
板をエッチングすることを特徴とする特許請求の範囲第
１項記載の非線形抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075558A JPH02251932A (ja) | 1989-03-27 | 1989-03-27 | 非線形抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075558A JPH02251932A (ja) | 1989-03-27 | 1989-03-27 | 非線形抵抗素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02251932A true JPH02251932A (ja) | 1990-10-09 |
Family
ID=13579630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1075558A Pending JPH02251932A (ja) | 1989-03-27 | 1989-03-27 | 非線形抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02251932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011217A1 (ja) * | 2010-07-21 | 2012-01-26 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル |
-
1989
- 1989-03-27 JP JP1075558A patent/JPH02251932A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011217A1 (ja) * | 2010-07-21 | 2012-01-26 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル |
| JP5232937B2 (ja) * | 2010-07-21 | 2013-07-10 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| JP2814155B2 (ja) | Ｉｔｏ膜パターンの形成方法および液晶表示素子用基板の製造方法 | |
| JPH01183853A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH02251932A (ja) | 非線形抵抗素子の製造方法 | |
| JP3044418B2 (ja) | 電極基板の製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPH01245226A (ja) | アクティブマトリクス基板の製造方法 | |
| JP3514997B2 (ja) | 液晶表示装置の製造方法およびアクティブマトリクス基板の製造方法 | |
| JPH0634438B2 (ja) | 配線電極の形成方法 | |
| JPH025023A (ja) | 配線電極の形成方法 | |
| JPH0621052A (ja) | 導電膜の製造方法 | |
| JPH02253236A (ja) | 非線形抵抗素子の製造方法 | |
| JPH02272774A (ja) | アクティブマトリクス回路基板 | |
| JP2934731B2 (ja) | 非線形抵抗素子とその製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2638069B2 (ja) | 薄膜パターン形成方法及びそれを用いたアクティブマトリックス基板 | |
| JPH04331926A (ja) | 非線形抵抗素子基板の製造方法 | |
| JPS6033533A (ja) | 液晶マトリクス表示用電極 | |
| KR100246040B1 (ko) | 패턴화된 투명 전도막의 제조방법 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JPH03166520A (ja) | 非線形抵抗素子の製造方法 | |
| JPH04109223A (ja) | 液晶表示素子の製造方法 | |
| JPH0778995A (ja) | 薄膜トランジスタ・マトリクス及びその製造方法 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPS62262890A (ja) | アクテイブマトリクス素子の製造方法 |