JP3075479B2 - 導電性薄膜付き基板とその製造方法 - Google Patents
導電性薄膜付き基板とその製造方法Info
- Publication number
- JP3075479B2 JP3075479B2 JP63045159A JP4515988A JP3075479B2 JP 3075479 B2 JP3075479 B2 JP 3075479B2 JP 63045159 A JP63045159 A JP 63045159A JP 4515988 A JP4515988 A JP 4515988A JP 3075479 B2 JP3075479 B2 JP 3075479B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- substrate
- resist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜ELパネル、プラズマディスプ−パネル
及び液晶ディスプレ−パネル等に利用される、導電性薄
膜付き基板に関するものである。
及び液晶ディスプレ−パネル等に利用される、導電性薄
膜付き基板に関するものである。
従来、この種の導電性薄膜付き基板１としては、第３
図（断面図）に示すものがあった。すなわち、例えば1
4″×14″角の主表面を有するガラス基板２の一方の主
表面全面に真空蒸着法又はスパッタリング法等により、
インジウム ティン オキサイド（以下「ITO」とい
う。）からなる透明導電性薄膜３を被着したものであ
る。
図（断面図）に示すものがあった。すなわち、例えば1
4″×14″角の主表面を有するガラス基板２の一方の主
表面全面に真空蒸着法又はスパッタリング法等により、
インジウム ティン オキサイド（以下「ITO」とい
う。）からなる透明導電性薄膜３を被着したものであ
る。
しかしながら従来の導電性薄膜付き基板１では以下の
ような問題点があった。
ような問題点があった。
すなわち、基板２の表面全面上に、導電性薄膜３を被
着していること、換言すれば基板２の外周縁と導電性薄
膜３の外周縁とが一致していることから、導電性薄膜３
を所望のパターンにパターン化したとき、基板２の主表
面外周縁近傍に枠状の導電性薄膜パターンが残存してし
まい種々の問題点を生ずる。このことを第３図〜第４図
に基づき説明する。なお、第３図及び第４図は平面図で
ある。先ず、第３図に示すように、導電性薄膜付き基板
１の導電性薄膜３上に、一般レジスト膜厚の均一性が優
れているといわれているスピンコート法によりポジ型レ
ジスト膜４（膜厚:1μｍ）を形成する。しかしながら、
このスピンコート法でも、基板２が大きくなると、基板
２の自重が大きくなり（最大で2.5kg）、そのため基板
２の回転速度を2000rpm以下にしなくてはスピンコータ
のモータが破壊する問題点がある。そのため、2000rpm
以下でレジスト膜４を形成すると、第３図に示すよう
に、基板２の外周縁から２〜5mm（L1）内側に、幅L2が
約0.5mmで、高さＨがレジスト膜４の厚さと同様又は２
倍程度（例えば１μｍ）である凸状レジスト部分4aがレ
ジストの表面張力により枠状に形成されてしまう。そし
て、このようなレジスト膜４を通常の露光量（例えば20
0mJ/cm2）で全面露光、現像及び導電性薄膜３をエッチ
ングすると、第４図に示すように凸状レジスト部分4aの
下部に位置する導電性薄膜５のところのみがエッチング
されず残存してしまう。このことから生ずる問題点をさ
らに第５図に基づき説明する。第５図において、一点鎖
線Ａ内が所望のパターンを形成する領域Ｘで二点鎖線B,
Cで囲まれた領域Ｙが、前述した凸状レジスト部分4aに
より形成された残存導電性薄膜パターン５が残存する領
域である。この所望パターン領域Ｘは、近年基板２の該
周縁により内側に２〜3mm（L3）内側に入ったところま
で広がってきており、そのため、所望パターン領域Ｘの
内側に残存導電性薄膜パターン５が残存する領域Ｙが入
ってきてしまう。したがって、所望パターン領域Ｘ内
に、導電性薄膜３からなる、線状の所望パターン６を残
存して形成しても、その一部6a（例えば、薄膜ELパネル
のときは、外部電極取り付け用配線パターンとなるも
の。）が、枠状の残存導電性薄膜パターン５と連結して
しまい、前述したような薄膜ELパネルのときは、所望パ
ターン６の一部6aは個々に独立しなくなってしまい、シ
ョートとなってしまう。また、たとえ、残存導電性薄膜
パターン５が残存する領域Ｙが、所望パターン領域Ｘの
外側であっても、残存導電性薄膜パターン５が基板２の
外周縁近傍に存在することにより、ソケットなどの外部
電極と接触する可能性がある。
着していること、換言すれば基板２の外周縁と導電性薄
膜３の外周縁とが一致していることから、導電性薄膜３
を所望のパターンにパターン化したとき、基板２の主表
面外周縁近傍に枠状の導電性薄膜パターンが残存してし
まい種々の問題点を生ずる。このことを第３図〜第４図
に基づき説明する。なお、第３図及び第４図は平面図で
ある。先ず、第３図に示すように、導電性薄膜付き基板
１の導電性薄膜３上に、一般レジスト膜厚の均一性が優
れているといわれているスピンコート法によりポジ型レ
ジスト膜４（膜厚:1μｍ）を形成する。しかしながら、
このスピンコート法でも、基板２が大きくなると、基板
２の自重が大きくなり（最大で2.5kg）、そのため基板
２の回転速度を2000rpm以下にしなくてはスピンコータ
のモータが破壊する問題点がある。そのため、2000rpm
以下でレジスト膜４を形成すると、第３図に示すよう
に、基板２の外周縁から２〜5mm（L1）内側に、幅L2が
約0.5mmで、高さＨがレジスト膜４の厚さと同様又は２
倍程度（例えば１μｍ）である凸状レジスト部分4aがレ
ジストの表面張力により枠状に形成されてしまう。そし
て、このようなレジスト膜４を通常の露光量（例えば20
0mJ/cm2）で全面露光、現像及び導電性薄膜３をエッチ
ングすると、第４図に示すように凸状レジスト部分4aの
下部に位置する導電性薄膜５のところのみがエッチング
されず残存してしまう。このことから生ずる問題点をさ
らに第５図に基づき説明する。第５図において、一点鎖
線Ａ内が所望のパターンを形成する領域Ｘで二点鎖線B,
Cで囲まれた領域Ｙが、前述した凸状レジスト部分4aに
より形成された残存導電性薄膜パターン５が残存する領
域である。この所望パターン領域Ｘは、近年基板２の該
周縁により内側に２〜3mm（L3）内側に入ったところま
で広がってきており、そのため、所望パターン領域Ｘの
内側に残存導電性薄膜パターン５が残存する領域Ｙが入
ってきてしまう。したがって、所望パターン領域Ｘ内
に、導電性薄膜３からなる、線状の所望パターン６を残
存して形成しても、その一部6a（例えば、薄膜ELパネル
のときは、外部電極取り付け用配線パターンとなるも
の。）が、枠状の残存導電性薄膜パターン５と連結して
しまい、前述したような薄膜ELパネルのときは、所望パ
ターン６の一部6aは個々に独立しなくなってしまい、シ
ョートとなってしまう。また、たとえ、残存導電性薄膜
パターン５が残存する領域Ｙが、所望パターン領域Ｘの
外側であっても、残存導電性薄膜パターン５が基板２の
外周縁近傍に存在することにより、ソケットなどの外部
電極と接触する可能性がある。
なお、残存する領域Ｙが所望パターン領域Ｘの外側で
あるとき、前述した凸状レジスト部分4aを除去する方法
としては、アセトン等により除去する方法が考えられ
る。これによっても清浄に凸状レジスト部分4aを除去す
ることは困難であり、かつ所望パターン領域Ｘ上のレジ
スト膜４も除去してしまう恐れがある。
あるとき、前述した凸状レジスト部分4aを除去する方法
としては、アセトン等により除去する方法が考えられ
る。これによっても清浄に凸状レジスト部分4aを除去す
ることは困難であり、かつ所望パターン領域Ｘ上のレジ
スト膜４も除去してしまう恐れがある。
したがって、本発明の目的は、基板上に、例えばショ
ートの原因となる不用の導電性薄膜パターンを基板の外
周縁近傍に残存させない導電性薄膜付き基板とその製造
方法を提供することである。
ートの原因となる不用の導電性薄膜パターンを基板の外
周縁近傍に残存させない導電性薄膜付き基板とその製造
方法を提供することである。
前述した目的を達成するために、本発明は基板と、該
基板の一主表面上に被着された導電性薄膜とを備えた導
電性薄膜付き基板において、前記導電性薄膜をパターン
化するとき前記導電性薄膜上に塗布するレジスト膜の前
記基板外周縁近傍に存する所定の凸状のレジスト部分よ
り内側に前記導電性薄膜を被着してなる導電性薄膜付き
基板であり、また、基板と、該基板の一主表面上に被着
された導電性薄膜とを備えた導電性薄膜付き基板であっ
て、前記導電性薄膜をパターニングする目的で前記導電
性薄膜上にスピンコート法で塗布されるレジスト膜にお
いて前記基板外周縁近傍に基板が大型であるため生じる
所定の凸状レジスト部分より内側の基板上に前記導電性
薄膜を被着してなることを特徴とする導電性薄膜付き基
板である。さらに、基板と、該基板の一主表面上に被着
された導電性薄膜と、該導電性薄膜上に被着されたレジ
スト膜とを備えた導電性薄膜付き基板において、前記レ
ジスト膜は前記導電性薄膜が被着された領域より外側に
所定の凸状レジスト部分が形成されていることを特徴と
する導電性薄膜付き基板である。また基板と、該基板の
一主表面上に部分的に被着された導電性薄膜と、該導電
性薄膜上にスピンコート法で被着されたレジスト膜とを
備えた導電性薄膜付き基板において、前記レジスト膜は
前記導電性薄膜が被着された領域より外側に基板が大型
であるため生じる所定の凸状レジスト部分が形成されて
いることを特徴とする導電性薄膜付き基板である。さら
に、基板と、該基板の一主表面上に被着された導電性薄
膜とを備えた導電性薄膜付き基板の製造方法において、
前記導電性薄膜をパターン化するとき前記導電薄膜上に
レジスト膜を塗布するスピンコート法の条件により、前
記レジスト膜の前記基板外周縁近傍に存する所定の凸状
レジスト部分の位置を予め判定し、次に前記凸状レジス
ト部分の内側の前記基板表面上に前記導電性薄膜を被着
する導電性薄膜付き基板の製造方法である。
基板の一主表面上に被着された導電性薄膜とを備えた導
電性薄膜付き基板において、前記導電性薄膜をパターン
化するとき前記導電性薄膜上に塗布するレジスト膜の前
記基板外周縁近傍に存する所定の凸状のレジスト部分よ
り内側に前記導電性薄膜を被着してなる導電性薄膜付き
基板であり、また、基板と、該基板の一主表面上に被着
された導電性薄膜とを備えた導電性薄膜付き基板であっ
て、前記導電性薄膜をパターニングする目的で前記導電
性薄膜上にスピンコート法で塗布されるレジスト膜にお
いて前記基板外周縁近傍に基板が大型であるため生じる
所定の凸状レジスト部分より内側の基板上に前記導電性
薄膜を被着してなることを特徴とする導電性薄膜付き基
板である。さらに、基板と、該基板の一主表面上に被着
された導電性薄膜と、該導電性薄膜上に被着されたレジ
スト膜とを備えた導電性薄膜付き基板において、前記レ
ジスト膜は前記導電性薄膜が被着された領域より外側に
所定の凸状レジスト部分が形成されていることを特徴と
する導電性薄膜付き基板である。また基板と、該基板の
一主表面上に部分的に被着された導電性薄膜と、該導電
性薄膜上にスピンコート法で被着されたレジスト膜とを
備えた導電性薄膜付き基板において、前記レジスト膜は
前記導電性薄膜が被着された領域より外側に基板が大型
であるため生じる所定の凸状レジスト部分が形成されて
いることを特徴とする導電性薄膜付き基板である。さら
に、基板と、該基板の一主表面上に被着された導電性薄
膜とを備えた導電性薄膜付き基板の製造方法において、
前記導電性薄膜をパターン化するとき前記導電薄膜上に
レジスト膜を塗布するスピンコート法の条件により、前
記レジスト膜の前記基板外周縁近傍に存する所定の凸状
レジスト部分の位置を予め判定し、次に前記凸状レジス
ト部分の内側の前記基板表面上に前記導電性薄膜を被着
する導電性薄膜付き基板の製造方法である。
なお、「所定の凸状レジスト部分」とは、レジスト膜
の基板外周縁近傍に存する「全ての凸状レジスト部分」
と、例えば、前述したように第５図で示す所望パターン
６の一部6aを形成する部分の「部分的な凸状レジスト部
分」も意味する。
の基板外周縁近傍に存する「全ての凸状レジスト部分」
と、例えば、前述したように第５図で示す所望パターン
６の一部6aを形成する部分の「部分的な凸状レジスト部
分」も意味する。
本発明によれば、導電性薄膜が凸状レジスト部分の内
側に被着していることから、ショート等の原因となる残
存導電性薄膜パターンを形成することがなくなる。
側に被着していることから、ショート等の原因となる残
存導電性薄膜パターンを形成することがなくなる。
本発明の一実施例を第１図及び第２図に基づき詳述す
る。なお、第１図は平面図、第２図は第１図のX1−X1線
部分拡大断面図である。
る。なお、第１図は平面図、第２図は第１図のX1−X1線
部分拡大断面図である。
先ず、300mm×350mm×1.1mmの大きさに形状加工し、3
00mm×350mmの表面を精密した、アルミノボロシリケー
トからなるガラス基板10（重量:300g）上に、後記する
レジスト膜13（例えば、ポジ型のフォトレジストである
シュプレー社製のAZ−1350）を形成するためのレジスト
液を滴下し、スピンコート法で成膜する。なお、このと
きのスピンコートの条件は、後記するITOからなる透明
導電性薄膜11上に前述したレジスト膜13を形成するとき
と同一条件である。初期回転数1500rpm、初期回転時間
３秒、乾燥回転数300rpm、乾燥回転時間140秒であり、
乾燥回転は初期回転後に引き続き行なう。そして、この
スピンコートの条件によれば、レジスト膜の凸状レジス
ト部分13aは基板10の外周縁から2mm（L1）内側に入った
ところに生じる。したがって、予め所望するスピンコー
トの条件により、凸状レジスト部分13aが生じる位置を
把握しておく。
00mm×350mmの表面を精密した、アルミノボロシリケー
トからなるガラス基板10（重量:300g）上に、後記する
レジスト膜13（例えば、ポジ型のフォトレジストである
シュプレー社製のAZ−1350）を形成するためのレジスト
液を滴下し、スピンコート法で成膜する。なお、このと
きのスピンコートの条件は、後記するITOからなる透明
導電性薄膜11上に前述したレジスト膜13を形成するとき
と同一条件である。初期回転数1500rpm、初期回転時間
３秒、乾燥回転数300rpm、乾燥回転時間140秒であり、
乾燥回転は初期回転後に引き続き行なう。そして、この
スピンコートの条件によれば、レジスト膜の凸状レジス
ト部分13aは基板10の外周縁から2mm（L1）内側に入った
ところに生じる。したがって、予め所望するスピンコー
トの条件により、凸状レジスト部分13aが生じる位置を
把握しておく。
次に、前述したと同様のガラス基板10を用意し、基板
10の外周縁から2.5mm（L4）内側に入った、基板10の一
主表面上に、スパッタリング法によりITOからなる透明
導電性薄膜11（膜厚:1000Å）を被着し、本例の導電性
薄膜付き基板12を製作する。このとき、ITO膜11を被着
しない主表面の部分には、マスクをかけておき、スパッ
タリングによりITO膜11の被着後マスクを取り外す。
10の外周縁から2.5mm（L4）内側に入った、基板10の一
主表面上に、スパッタリング法によりITOからなる透明
導電性薄膜11（膜厚:1000Å）を被着し、本例の導電性
薄膜付き基板12を製作する。このとき、ITO膜11を被着
しない主表面の部分には、マスクをかけておき、スパッ
タリングによりITO膜11の被着後マスクを取り外す。
次に、この導電性薄膜付き基板12上にレジスト膜を被
着して凸状レジスト部分の位置を確認する。
着して凸状レジスト部分の位置を確認する。
先ず、前述したレジスト液を透明導電性薄膜11上に滴
下し、スピンコート法により、初期回転数1500rpm,初期
回転時間３秒で初期回転し、次に乾燥回転数300rpm,乾
燥回転時間140秒で乾燥回転し、レジスト膜13を透明導
電性薄膜11上に被着・乾燥させる。このようにして被着
させたレジスト膜13は、第１図の二点鎖線D,Eで囲まれ
た領域Ｚのように枠状で、透明導電性薄膜12よりも外側
に凸状レジスト部分13aを有して形成される。この凸状
レジスト部分13aは、基板10の外周縁より内側2.0mm
（L1）に存在し、その幅L2は約0.5mmで、高さＨは約１
μｍである。その後、レジスト約13を90℃で30分間プレ
ベークする。次に、例えば、第５図に示した所望パター
ン６を得るべく、所望のフォトマスクを介して透明導電
性薄膜11の膜厚１μｍのレジスト膜13を充分に露光でき
る露光量200mJ/cm2で露光し、AZ専用現像で現像し、40
ボーメ度塩化第２鉄水溶液と36重量％塩酸の1/1混合液
で透明導電性薄膜11をエッチングし、レジスト膜13を６
メチルセロソルブ及びイソプロピルアルコールを用いて
剥離し、所望の透明導電性薄膜パターンを形成する。
下し、スピンコート法により、初期回転数1500rpm,初期
回転時間３秒で初期回転し、次に乾燥回転数300rpm,乾
燥回転時間140秒で乾燥回転し、レジスト膜13を透明導
電性薄膜11上に被着・乾燥させる。このようにして被着
させたレジスト膜13は、第１図の二点鎖線D,Eで囲まれ
た領域Ｚのように枠状で、透明導電性薄膜12よりも外側
に凸状レジスト部分13aを有して形成される。この凸状
レジスト部分13aは、基板10の外周縁より内側2.0mm
（L1）に存在し、その幅L2は約0.5mmで、高さＨは約１
μｍである。その後、レジスト約13を90℃で30分間プレ
ベークする。次に、例えば、第５図に示した所望パター
ン６を得るべく、所望のフォトマスクを介して透明導電
性薄膜11の膜厚１μｍのレジスト膜13を充分に露光でき
る露光量200mJ/cm2で露光し、AZ専用現像で現像し、40
ボーメ度塩化第２鉄水溶液と36重量％塩酸の1/1混合液
で透明導電性薄膜11をエッチングし、レジスト膜13を６
メチルセロソルブ及びイソプロピルアルコールを用いて
剥離し、所望の透明導電性薄膜パターンを形成する。
以上のようにして透明導電性薄膜パターンを形成して
も、透明導電性薄膜11の外側に凸状レジスト部分13aが
存在し、すなわち凸状レジスト部分13aの下方には透明
導電性薄膜11が存在しないことから、この凸状レジスト
部分13aが充分に露光されず、現像時に残っていても、
透明導電性薄膜11は従来のように枠状に残存することは
ない。
も、透明導電性薄膜11の外側に凸状レジスト部分13aが
存在し、すなわち凸状レジスト部分13aの下方には透明
導電性薄膜11が存在しないことから、この凸状レジスト
部分13aが充分に露光されず、現像時に残っていても、
透明導電性薄膜11は従来のように枠状に残存することは
ない。
以上本発明は前記実施例に限らず以下のものであって
もよい。先ず、導電薄膜はITOからなるものに限らず、
酸化スズ、酸化スズにSb等をドープしたもの及び酸化イ
ンジウム等の他の透明導電性薄膜からなるものや、Ni,A
u等の不透明の導電性薄膜からなるものでもよく、その
膜厚も適宜決定してもよい。また、導電性薄膜が被着さ
れる領域は、凸状レジスト部分が存する領域と所望され
るパターンの領域とを鑑みて適宜決定すればよく、さら
に、第５図に示すように所望パターンがＸ方向（図にお
いて左右方向）に長寸法を有するものであれば、左右の
凸状レジスト部分の下には導電性薄膜を被着せず、図に
おいて上下方向における導電性薄膜は、凸状レジスト部
分の下に被着してもよい。
もよい。先ず、導電薄膜はITOからなるものに限らず、
酸化スズ、酸化スズにSb等をドープしたもの及び酸化イ
ンジウム等の他の透明導電性薄膜からなるものや、Ni,A
u等の不透明の導電性薄膜からなるものでもよく、その
膜厚も適宜決定してもよい。また、導電性薄膜が被着さ
れる領域は、凸状レジスト部分が存する領域と所望され
るパターンの領域とを鑑みて適宜決定すればよく、さら
に、第５図に示すように所望パターンがＸ方向（図にお
いて左右方向）に長寸法を有するものであれば、左右の
凸状レジスト部分の下には導電性薄膜を被着せず、図に
おいて上下方向における導電性薄膜は、凸状レジスト部
分の下に被着してもよい。
また、レジスト膜はポジ型のフォトレジストに限ら
ず、ネガ型フォトレジストや電子線レジスト等の他のレ
ジストでもよく、またその膜厚も適宜決定すればよい。
ず、ネガ型フォトレジストや電子線レジスト等の他のレ
ジストでもよく、またその膜厚も適宜決定すればよい。
また、基板としてはガラス基板に限らず、セラミック
からなる基板、アルミニウムからなる金属基板等の他の
基板であってもよく、またその形状も正方形、矩形及び
円状等であってもよい。
からなる基板、アルミニウムからなる金属基板等の他の
基板であってもよく、またその形状も正方形、矩形及び
円状等であってもよい。
また、前記実施例では、導電性薄膜上にレジスト膜を
被着する前に、そのレジスト膜を被着するスピンコート
条件により基板上にレジスト膜を形成して凸状レジスト
部分の位置を判定したが、予め種々のスピンコート条
件、特に種々の回転数によりレジスト膜を基板上に被着
して、それぞれの回転数に対応する凸状レジスト部分の
位置を判定しておいてもよい。なお、前記実施例では、
乾燥回転数を増加すると基板状周縁方向へ凸状レジスト
部分は移動する。
被着する前に、そのレジスト膜を被着するスピンコート
条件により基板上にレジスト膜を形成して凸状レジスト
部分の位置を判定したが、予め種々のスピンコート条
件、特に種々の回転数によりレジスト膜を基板上に被着
して、それぞれの回転数に対応する凸状レジスト部分の
位置を判定しておいてもよい。なお、前記実施例では、
乾燥回転数を増加すると基板状周縁方向へ凸状レジスト
部分は移動する。
本発明によれば、レジスト膜の所定の凸状レジスト部
分より内側に導電性薄膜を基板上に被着していることか
ら、例えばショートの原因となる導電性薄膜パターンを
基板の外周縁近傍に残存させることを防止でき、また凸
状レジスト部分をアセトン等で除去する必要もなくなり
実用状非常に有益である。
分より内側に導電性薄膜を基板上に被着していることか
ら、例えばショートの原因となる導電性薄膜パターンを
基板の外周縁近傍に残存させることを防止でき、また凸
状レジスト部分をアセトン等で除去する必要もなくなり
実用状非常に有益である。
第１図及び第２図はそれぞれ本発明の導電性薄膜付き基
板の一実施例を示す図で、第１図は平面図、第２図は第
１図のX1−X1線部分拡大断面図である。第３図は従来の
導電性薄膜付き基板を示す断面図であり、第４図は従来
の導電性薄膜付き基板を用いたときに残存する不用の導
電性薄膜パターンを示す平面図である。第５図は所望の
パターンを示す平面図である。 10……基板、11……導電性薄膜、12……導電性薄膜付き
基板、13……レジスト膜、13a……凸状レジスト部分。
板の一実施例を示す図で、第１図は平面図、第２図は第
１図のX1−X1線部分拡大断面図である。第３図は従来の
導電性薄膜付き基板を示す断面図であり、第４図は従来
の導電性薄膜付き基板を用いたときに残存する不用の導
電性薄膜パターンを示す平面図である。第５図は所望の
パターンを示す平面図である。 10……基板、11……導電性薄膜、12……導電性薄膜付き
基板、13……レジスト膜、13a……凸状レジスト部分。
フロントページの続き (56)参考文献 特開 昭52−11868（ＪＰ，Ａ) 特開 昭62−121675（ＪＰ，Ａ) 特開 昭50−154792（ＪＰ，Ａ)
Claims (3)
- 【請求項１】基板と、該基板の一主表面上に被着された
導電性薄膜と、該導電性薄膜上に被着されたレジスト膜
とを備えた導電性薄膜付き基板において、前記レジスト
膜は前記導電性薄膜が被着された領域より外側に所定の
凸状レジスト部分が形成されていることを特徴とする導
電性薄膜付き基板。 - 【請求項２】基板と、該基板の一主表面上に部分的に被
着された導電性薄膜と、該導電性薄膜上にスピンコート
法で被着されたレジスト膜とを備えた導電性薄膜付き基
板において、前記レジスト膜は前記導電性薄膜が被着さ
れた領域より外側に基板が大型であるため生じる所定の
凸状レジスト部分が形成されていることを特徴とする導
電性薄膜付き基板。 - 【請求項３】基板と、該基板の一主表面上に被着された
導電性薄膜とを備えた導電性薄膜付き基板の製造方法に
おいて、前記導電性薄膜をパターン化するとき前記導電
性薄膜上にレジスト膜を塗布するスピンコート法の条件
により、前記レジスト膜の前記基板外周縁近傍に存する
所定の凸状レジスト部分の位置を予め判定し、次に前記
凸状レジスト部分の内側の前記基板表面上に前記導電性
薄膜を被着する導電性薄膜付き基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045159A JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045159A JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220304A JPH01220304A (ja) | 1989-09-04 |
| JP3075479B2 true JP3075479B2 (ja) | 2000-08-14 |
Family
ID=12711487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045159A Expired - Lifetime JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075479B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154792A (ja) * | 1974-05-23 | 1975-12-13 |
-
1988
- 1988-02-26 JP JP63045159A patent/JP3075479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01220304A (ja) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| EP0249211A2 (en) | Method of manufacturing a thin film transistor | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
| JP3075479B2 (ja) | 導電性薄膜付き基板とその製造方法 | |
| JP2788649B2 (ja) | フォトマスクブランク及びフォトマスク | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07333656A (ja) | 透明導電膜およびその製造方法 | |
| JP3003119B2 (ja) | 表示素子用電極板およびその製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JP2804253B2 (ja) | 電子デバイス | |
| WO2024011665A1 (zh) | 一种显示面板及其制备方法 | |
| JPH0414339B2 (ja) | ||
| JPH06151062A (ja) | 発光素子の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH02204717A (ja) | 液晶表示装置およびその製造法 | |
| JPS6146520Y2 (ja) | ||
| JP2774791B2 (ja) | 電子デバイス | |
| JPH01173717A (ja) | ブランク板 | |
| JPH0370330B2 (ja) | ||
| JPH01173718A (ja) | フォトマスクおよびその製造方法 | |
| JPH0385732A (ja) | 回路パターン形成用ガラス基板 | |
| JPH04109223A (ja) | 液晶表示素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |