JPH07333656A - 透明導電膜およびその製造方法 - Google Patents

透明導電膜およびその製造方法

Info

Publication number
JPH07333656A
JPH07333656A JP6122094A JP12209494A JPH07333656A JP H07333656 A JPH07333656 A JP H07333656A JP 6122094 A JP6122094 A JP 6122094A JP 12209494 A JP12209494 A JP 12209494A JP H07333656 A JPH07333656 A JP H07333656A
Authority
JP
Japan
Prior art keywords
photoresist
oxide
row electrode
conductive film
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6122094A
Other languages
English (en)
Inventor
Etsuo Yamamoto
悦夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP6122094A priority Critical patent/JPH07333656A/ja
Publication of JPH07333656A publication Critical patent/JPH07333656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【構成】 基板上に設ける行電極13と、行電極上に設
ける絶縁体層14と、絶縁体層上に設ける透明導電膜1
5からなる画素電極とを備え、透明導電膜は酸化インジ
ウムスズと酸化チタニウム、酸化ジルコニウム、酸化亜
鉛、酸化アルミニウム、酸化アンチモンの少なくとも1
つ以上を含む複合化合物からなる液晶表示装置およびそ
の製造方法。 【効果】 透明導電膜は安定に均一に非晶質化すること
でエッチング性を向上させMIM素子面積の分布を非常
に少なくすることができる。本発明の製造方法により液
晶表示装置の表示品質が向上し、量産上も非常に有利で
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に用いら
れる透明導電膜とその製造方法とに関し、とくにマトリ
クス状に配置した各画素に設ける非線形素子であるMI
M(金属層−絶縁体層−金属層)素子を制御し、液晶を
駆動する液晶表示装置に用いられる透明電極膜とその製
造方法に関する。
【0002】
【従来の技術】従来技術におけるMIM素子の構造と製
造方法とを、図6の平面図と、図1〜図5の断面図と、
図7の等価回路図と、図10の従来のMIM素子のパタ
ーン形状を用いて説明する。なお図1〜図5の断面図
は、図6のA−A線における断面を示す。
【0003】図5と図6と図7に示すように、一方の基
板12上に、下層の金属層としての行電極13と、この
行電極13上に絶縁体層14と、この絶縁体層14上に
上層の金属層として透明導電膜15からなる画素電極1
6を形成する。
【0004】さらに全面に保護膜17を形成し、行電極
13と絶縁体層14と画素電極16からなるMIM素子
32を複数個形成した基板12と、複数のデータ電極3
1を形成した他方の基板との間に液晶33を注入して、
MIM素子32を制御して所定の画像表示を行う。
【0005】従来技術におけるMIM素子の製造方法
を、図1〜図5の断面図、および図6の平面図を用いて
説明する。
【0006】まず図1に示すように、ガラスからなる基
板12上にスパッタリング法によりタンタル膜からなる
行電極材料20を200nmの膜厚で形成する。
【0007】その後、第1のフォトレジスト21を用い
て乾式エッチング法により、タンタル膜のエッチングを
行い、行電極13を形成する。この行電極13の平面パ
ターン形状は、図6の実線41で示す。
【0008】その後、図2に示すように、この行電極1
3の表面に陽極酸化法により絶縁体層14を80nmの
膜厚で形成する。
【0009】さらにスパッタリング法により、酸化イン
ジウムスズ(ITO)からなる透明導電膜15を100
〜200nmの膜厚で形成する。
【0010】その後、第2のフォトレジスト22を用い
て、透明導電膜15のエッチングを行う。この結果、図
3に示す画素電極16を形成する。図6に示すように画
素電極16の平面パターン形状は一点鎖線18に示す。
【0011】つぎに図4に示すように、スパッタリング
法によって五酸化タンタルからなる保護膜を200〜3
00nmの膜厚で形成する。
【0012】その後、第3のフォトレジスト23をもち
いて不要部分のみを乾式エッチング法によりエッチング
して除去し、MIM素子32上と画素電極16との上に
保護膜17を形成する。
【0013】このようにして図5に示すようなMIM素
子32を3枚のフォトマスクを用いて形成し、MIM素
子を形成する。なお図6に示すように、保護膜17の平
面パターン形状は二点鎖線43に示す。
【0014】このときMIM素子32の電流特性は次式
で示すことができる。 I=AI0 (A) ……(1) ここで、IはMIM素子の電流値であり、AはMIM素
子の面積であり、I0 は単位面積当たりの電流密度であ
る。さらにAは図6で示すように行電極13の線幅L1
と画素電極16の線幅L2 の積、すなわちA=L1 ×L
2 で示される。したがって(1)式は、 I=(L1 ×L2 )I0 (A) ……(2) で示される。
【0015】上に示す(2)式から明らかなように、フ
ォトマスク工程あるいはエッチング工程で、行電極13
の線幅L1 あるいは画素電極16の線幅L2 にバラツキ
が生じた場合は、MIM素子の電流値バラツキが発生
し、液晶表示装置の表示ムラとなり著しく表示品質を劣
化させてしまう。
【0016】
【発明が解決しようとする課題】近年、アクティブマト
リクス液晶パネルは大画面でしかも高画質が要求されて
おり、さらに液晶パネルを用いたビューファインダーや
プロジェクションテレビへと応用が広がり、より高精細
パターンで、しかも高信頼性が要求されている。
【0017】とくにビューファインダーやプロジェクシ
ョンテレビで用いられる大きさが1インチパネルで画素
数が10万画素の液晶パネルの場合、MIM素子の面積
は、行電極13の線幅L1 と、画素電極16の線幅L2
とがともに1.5μm以下、すなわち1.5×1.5μ
2 以下が要求される。
【0018】さらに、量産性および低コスト化を目的と
し、基板12の大きさを300mm×300mm以上を
用い1インチパネルを多数個形成する場合は、基板12
の全面に1.5×1.5μm2 以下の素子面積のMIM
素子を均一にバラツキなく形成しなければならない。
【0019】MIM素子の素子面積が1.5×1.5μ
2 の場合、液晶表示装置の表示ムラが無視できるMI
M素子面積のバラツキ範囲は、線幅L1 と、L2 とがと
もに1.5μmプラスマイナス0.1μm以下内の寸法
精度範囲であることが要求される。
【0020】とくに本発明者の検討結果では、MIM素
子面積のバラツキの発生は、透明導電膜15を用いた画
素電極16のエッチング工程で発生する線幅L2 のバラ
ツキがもっとも大きな原因であることが判明している。
【0021】しかし、従来の構造と製造方法とでは、酸
化インジウムスズ(ITO)からなる透明導電膜15を
用いて画素電極16を形成しているため、透明導電膜1
5は結晶化した柱状構造を示す。
【0022】このため図10で示すように、透明導電膜
15をエッチングした後の画素電極16の平面パターン
形状は、結晶化した柱状構造の影響による凹凸が発生す
る。そのうえさらに、柱状構造に起因してMIM素子中
央部でのパターン寸法の細りが発生し、線幅L2 が1μ
m程度になると素子中央部の透明導電膜15が無くなっ
てしまうこともしばしば発生する。
【0023】したがって、レジストパターンやエッチン
グ条件を安定させても、前述の透明導電膜15の凹凸が
原因によるMIM素子面積バラツキは避けられない。
【0024】さらにまた酸化インジウムスズからなる透
明導電膜15の結晶化した柱状構造内は、膜質が均一で
はなく、部分的にエッチング速度の遅い領域があり、エ
ッチング後に酸化インジウムスズの一部がのこってしま
うこともたびたび発生する。
【0025】とくに前述したようなMIM素子の素子面
積が1.5×1.5μm2 の場合、寸法精度をプラスマ
イナス0.1μm2 に入れることは非常に困難である。
【0026】したがって、液晶表示装置の表示品質上、
および量産上の歩留りでも大きな問題を有している。
【0027】上記の問題は、酸化インジウムスズからな
る透明導電膜15が結晶化し柱状構造を有することが要
因なので、解決する手段としては透明導電膜15を非晶
質化すれば、エッチング性およびパターン精度の向上が
期待できる。
【0028】現在、酸化インジウムスズからなる透明導
電膜15をスパッタリング法で形成するときに水(H2
O)などをドーピングして非晶質化し、膜質も含め均一
化する方法が提案されている。
【0029】しかしながら、この手法は水を安定して再
現性よく酸化インジウムスズからなる透明導電膜15に
ドーピングすることは困難である。
【0030】なぜなら、スパッタリング装置内に一定の
水を供給しても、スパッタリング装置内の残留水分や、
基板12およびこの基板12を保持するトレイなどから
の水の持ち込み量が多く、安定してしかも再現性よく水
を供給する制御性は著しく悪いからである。
【0031】本発明の目的は上記課題を解決して、エッ
チング性を向上させ、MIM素子面積のバラツキを抑
え、表示品質が良好な透明電極膜とその製造方法とを提
供することである。
【0032】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、下記記載の液晶表示装置の構造と
その製造方法とを採用する。
【0033】本発明の液晶表示装置は、基板上に設ける
行電極と、行電極上に設ける絶縁体層と、絶縁体層上に
設ける透明導電膜からなる画素電極と、画素電極上に設
ける保護膜とを備え、透明導電膜は酸化インジウムスズ
と酸化チタニウム、酸化ジルコニウム、酸化亜鉛、酸化
アルミニウム、酸化アンチモンのすくなくとも1つ以上
を含む複合化合物からなることを特徴とする。
【0034】本発明の液晶表示装置の製造方法は、基板
上の全面に行電極材料を形成し、行電極材料上に第1の
フォトレジストを形成し、第1のフォトレジストをマス
クにして行電極材料をエッチングして行電極を形成する
工程と、第1のフォトレジストを除去し、絶縁体層を形
成する工程と、全面に酸化インジウムスズと酸化チタニ
ウム、酸化ジルコニウム、酸化亜鉛、酸化アルミニウ
ム、酸化アンチモンのすくなくとも1つ以上を含む複合
化合物からなる透明導電膜を形成する工程と、第2のフ
ォトレジストを形成し、第2のフォトレジストをマスク
にして透明導電膜をエッチングして画素電極を形成する
工程と、第2のフォトレジストを除去する工程と、全面
に保護膜を形成する工程と、第3のフォトレジストを形
成し、第3のフォトレジストをマスクにして保護膜をエ
ッチングする工程と、第3のフォトレジストを除去する
工程とを有することを特徴とする。
【0035】
【作用】本発明の製造方法を用い、酸化インジウムスズ
からなる透明導電膜に、酸化チタニウム、酸化ジルコニ
ウム、酸化亜鉛、酸化アルミニウム、酸化アンチモンの
すくなくとも1つ以上を添加することで、安定して透明
導電膜を非晶質化することができる。
【0036】その結果、透明導電膜のエッチング性を向
上させことができ、MIM素子面積のバラツキを少なく
し、表示品質の良好な液晶表示装置の製造方法を提供す
ることができる。
【0037】
【実施例】以下に本発明の実施例における液晶表示装置
の構造とその製造方法を、図面を用いて説明する。図1
〜図6は本発明の液晶表示装置の構造と、この構造を形
成するための製造方法を工程順に示す断面図であり、図
7は本発明の液晶表示装置の構造と製造方法とを説明す
るための平面図であり、図8は本発明によるMIM素子
のパターン形状を示す平面図であり、図9は本発明によ
る透明導電膜のX線回折図形を示し横軸は回折角(2
θ)で縦軸は回折強度(任意単位)で矢印上に示す括弧
内の数字は酸化インジウムスズのミラーの面指数であ
る。
【0038】なお、以下の実施例における説明におい
て、製造方法の説明と併せて透明導電膜の構成の説明も
行う。
【0039】まず図1に示すように、ガラスからなる基
板12上に、行電極材料20としてタンタル膜をスパッ
タリング法により100〜300nmの膜厚で形成す
る。
【0040】その後、ポジ型のフォトレジストを行電極
材料20上の全面に、回転塗布法により形成し、第1の
フォトマスクを用いて露光処理と、さらに現像処理を行
いフォトレジストのパターンニングを行い、第1のフォ
トレジスト21を形成する。
【0041】その後、図2に示すように、第1のフォト
レジスト21をエッチングマスクにして乾式エッチング
法により、行電極材料20であるタンタル膜をパターン
ニングし、行電極13を形成する。その行電極13の平
面パターン形状は、図6の実線斜線部41に示す。
【0042】その後、図2に示すように、0.01wt
%クウェン酸溶液中で行電極13を陽極酸化処理し、6
0〜70nmの膜厚を有する絶縁体層14を形成する。
【0043】つぎに酸化インジウムスズと酸化亜鉛との
複合化合物からなるターゲットを用い透明導電膜15
を、酸素0.5〜1%含むアルゴンガスをスパッタチャ
ンバー内に導入し、基板12を200℃に加熱し、10
mTorrに制御するスパッタリング法により全面に1
00〜200nmの膜厚で形成する。
【0044】ここで酸化亜鉛の酸化インジウムスズにた
いする混合比は0.5atm%から10atm%が望ま
しく、酸化インジウムスズが有する透明性および導電性
を損なわずに非晶質化が可能である。
【0045】本発明者の検討によれば透明導電膜15
を、非晶質化することができる要因として、透明導電膜
15内に添加した少量の亜鉛原子が酸化インジウムスズ
内の格子空隙内に入り酸化インジウムスズの結晶化を妨
げていることが考えられる。
【0046】したがって、酸化インジウムに対する酸化
亜鉛の混合比を大きくすると、透明導電膜15は酸化亜
鉛と酸化インジウムの混晶状態になり結晶化してしま
う。
【0047】さらに本発明者は酸化インジウムスズと酸
化チタニウム、酸化インジウムスズと酸化ジルコニウ
ム、酸化インジウムスズと酸化アルミニウム、酸化イン
ジウムスズと酸化アンチモンのそれぞれの複合酸化物を
試みたが酸化亜鉛の場合と同様にスパッタリング法で形
成された透明導電膜15は非晶質化することが可能であ
った。またさらに、酸化チタニウム、酸化ジルコニウ
ム、酸化亜鉛、酸化アルミニウム、酸化アンチモンの混
合物でも同様の効果が得られている。
【0048】その後、フォトレジストを全面に回転塗布
法により形成し、第2のフォトマスクを用いて露光、現
像処理を行い、フォトレジストのパターンニングを行
い、第2のフォトレジスト22を形成する。
【0049】その後、図3に示すように第2のフォトレ
ジスト22をエッチングマスクにして乾式エッチング
法、あるいは湿式エッチング法を用いて透明導電膜をエ
ッチングし、画素電極16を形成する。画素電極16の
平面パターン形状を、図6の一点鎖線18でしめす。
【0050】図8に示すように、エッチング後のMIM
素子の平面パターン形状は、透明導電膜15が非晶質化
することによりエッジ部が直線状で平面パターン形状1
8がスムーズになる。
【0051】またさらに図9に示すように、X線回折図
形からは酸化インジウムスズ結晶の(222)面および
(400)面のピークがわずかに見える程度でほぼブロ
ードなカーブが得られおり、本発明の実施例による透明
電極膜15がほぼ非晶質状態であることがわかる。さら
にエッチングの均一性も非常に良好で、従来の製造方法
にあった透明導電膜15の一部が残るようなこともなく
なった。
【0052】さらに透明導電膜15に要求される透過率
および導電性についても、従来の製造方法である酸化イ
ンジウムスズのみの場合は透過率が約90%、シート抵
抗が15Ωから20Ωであったのに対し、本発明の実施
例では透過率が90%、シート抵抗が17Ωから23で
Ωでほぼ同等の特性を有し、透明導電膜15としての特
性を充分に満足している。
【0053】つぎに、図4に示すように、酸素窒素を1
%〜2%含むアルゴンガスをスパッタチャンバー内へ1
00cc/分の流量で導入し、スパッタ圧を5mTor
rに制御するスパッタリング法により、保護膜17であ
る五酸化タンタルを基板12上に形成する。
【0054】その後、図4に示すようにフォトレジスト
を回転塗布法により全面に形成し、第3のフォトマスク
をマスクにして第3のフォトレジスト23を形成する。
【0055】つぎに図5に示すように乾式エッチング法
により保護膜17を第3のフォトレジスト23をエッチ
ングマスクに用いてエッチング処理を行う。
【0056】その後、第3のフォトレジスト23を除去
する。このようにしてMIM素子を3枚のフォトマスク
により形成することができる。
【0057】本発明により基板12として300mm×
300mmの大きさを用い1インチで、画素数10万画
素で、さらにMIM素子面積が1.5×1.5μm2
液晶パネルを64面取りで形成した結果、基板12の全
面上にわたり課題であった透明電極膜15からなる画素
電極16の線幅L2 の寸法精度は、1.5μmプラスマ
イナス0.1μm以内の入り、MIM素子特性のバラツ
キ分布を非常に少なくすることが可能となった。
【0058】これは本発明のMIM素子が透明導電膜1
5として酸化インジウムスズと酸化チタニウム、酸化ジ
ルコニウム、酸化亜鉛、酸化アルミニウム、酸化アンチ
モンの少なくとも1つ以上を含む複合化合物を用い安定
に基板12内に均一に非晶質化することによりエッチン
グ性が向上し、画素電極16の線幅L2 のバラツキ分布
が向上するためである。
【0059】したがって、本発明によるMIM素子の素
子特性は非常に均一なり、しかも再現性良く形成するこ
とができる。
【0060】なお以上の説明では、保護膜17を有する
例で説明したが、保護膜17が無い構成でもよい。
【0061】さらに絶縁体層14は、陽極酸化処理によ
り形成する実施例で説明したが、化学気相成長法(CV
D)や、物理気相成長方法(PVD)により形成する絶
縁膜も適用可能である。このときは絶縁膜としては、五
酸化タンタル以外に、酸化シリコンや、窒化シリコン
や、酸化アルミニウムなどを適用することができる。
【0062】
【発明の効果】以上の説明で明らかなように、本発明の
透明導電膜とその製造方法によれば、透明導電膜として
酸化インジウムスズと酸化チタニウム、酸化ジルコニウ
ム、酸化亜鉛、酸化アルミニウム、酸化アンチモンの少
なくとも一つ以上を含む複合化合物を用い安定に均一に
非晶質化することでエッチング性を向上させMIM素子
面積の分布を非常に少なくすることができる。
【0063】したがって、本発明の製造方法により液晶
表示装置の表示品質が向上し、量産上も非常に有利であ
る。
【図面の簡単な説明】
【図1】本発明の実施例における液晶表示装置の構造と
その製造方法を示す断面図である。
【図2】本発明の実施例における液晶表示装置の構造と
その製造方法を示す断面図である。
【図3】本発明の実施例における液晶表示装置の構造と
その製造方法を示す断面図である。
【図4】本発明の実施例における液晶表示装置の構造と
その製造方法を示す断面図である。
【図5】本発明の実施例における液晶表示装置の構造と
その製造方法を示す断面図である。
【図6】本発明の実施例における液晶表示装置の構造と
その製造方法を示す平面図である。
【図7】MIM素子を用いた液晶表示装置の等価回路を
示す回路図である。
【図8】本発明の実施例における液晶表示装置のMIM
素子の平面パターン形状を示す平面図である。
【図9】本発明の実施例における透明導電膜のX線回折
図形を示す図面である。
【図10】本発明の実施例における液晶表示装置のMI
M素子のパターン形状である。
【符号の説明】
12 基板 13 行電極 14 絶縁体層 15 透明導電膜 16 画素電極 17 保護膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上に設ける行電極と、行電極上に設
    ける絶縁体層と、絶縁体層上に設け透明導電膜からなる
    画素電極とを備え、透明導電膜は酸化インジウムスズと
    酸化チタニウム、酸化ジルコニウム、酸化亜鉛、酸化ア
    ルミニウム、酸化アンチモンのすくなくとも1つ以上を
    含む複合化合物からなることを特徴とする液晶表示装
    置。
  2. 【請求項2】 基板上に設ける行電極と、行電極上に設
    ける絶縁体層と、絶縁体層上に設け透明導電膜からなる
    画素電極と、画素電極上に設ける保護膜とを備え、透明
    導電膜は酸化インジウムスズと酸化チタニウム、酸化ジ
    ルコニウム、酸化亜鉛、酸化アルミニウム、酸化アンチ
    モンのすくなくとも1つ以上を含む複合化合物からなる
    ことを特徴とする液晶表示装置。
  3. 【請求項3】 行電極はタンタルからなることを特徴と
    する請求項1あるいは2に記載の液晶表示装置。
  4. 【請求項4】 保護膜は酸化タンタルからなることを特
    徴とする請求項2に記載の液晶表示装置。
  5. 【請求項5】 基板上の全面に行電極材料を形成し、行
    電極材料上に第1のフォトレジストを形成し、第1のフ
    ォトレジストをマスクにして行電極材料をエッチングし
    て行電極を形成する工程と、第1のフォトレジストを除
    去し、行電極を陽極酸化して絶縁体層を形成する工程
    と、全面に酸化インジウムスズと酸化チタニウム、酸化
    ジルコニウム、酸化亜鉛、酸化アルミニウム、酸化アン
    チモンの少なくとも1つ以上を含む複合化合物からなる
    透明導電膜を形成する工程と、第2のフォトレジストを
    形成し、第2のフォトレジストをマスクにして透明導電
    膜をエッチングして画素電極を形成する工程と、第2の
    フォトレジストを除去する工程とを有することを特徴と
    する液晶表示装置の製造方法。
  6. 【請求項6】 基板上の全面に行電極材料を形成し、行
    電極材料上に第1のフォトレジストを形成し、第1のフ
    ォトレジストをマスクにして行電極材料をエッチングし
    て行電極を形成する工程と、第1のフォトレジストを除
    去し、行電極を陽極酸化して絶縁体層を形成する工程
    と、全面に酸化インジウムスズと酸化チタニウム、酸化
    ジルコニウム、酸化亜鉛、酸化アルミニウム、酸化アン
    チモンの少なくとも1つ以上を含む複合化合物からなる
    透明導電膜を形成する工程と、第2のフォトレジストを
    形成し、第2のフォトレジストをマスクにして透明導電
    膜をエッチングして画素電極を形成する工程と、第2の
    フォトレジストを除去する工程と、全面に保護膜を形成
    する工程と、第3のフォトレジストを形成し、第3のフ
    ォトレジストをマスクにして保護膜をエッチングする工
    程と、第3のフォトレジストを除去する工程とを有する
    ことを特徴とする液晶表示装置の製造方法。
  7. 【請求項7】 基板上の全面に行電極材料を形成し、行
    電極材料上に第1のフォトレジストを形成し、第1のフ
    ォトレジストをマスクにして行電極材料をエッチングし
    て行電極を形成する工程と、第1のフォトレジストを除
    去し、化学気相成長法あるいは物理気相成長法により絶
    縁体層を形成する工程と、全面に酸化インジウムスズと
    酸化チタニウム、酸化ジルコニウム、酸化亜鉛、酸化ア
    ルミニウム、酸化アンチモンの少なくとも1つ以上を含
    む複合化合物からなる透明導電膜を形成する工程と、第
    2のフォトレジストを形成し、第2のフォトレジストを
    マスクにして透明導電膜をエッチングして画素電極を形
    成する工程と、第2のフォトレジストを除去する工程と
    を有することを特徴とする液晶表示装置の製造方法。
  8. 【請求項8】 基板上の全面に行電極材料を形成し、行
    電極材料上に第1のフォトレジストを形成し、第1のフ
    ォトレジストをマスクにして行電極材料をエッチングし
    て行電極を形成する工程と、第1のフォトレジストを除
    去し、化学気相成長法あるいは物理気相成長法により絶
    縁体層を形成する工程と、全面に酸化インジウムスズと
    酸化チタニウム、酸化ジルコニウム、酸化亜鉛、酸化ア
    ルミニウム、酸化アンチモンの少なくとも1つ以上を含
    む複合化合物からなる透明導電膜を形成する工程と、第
    2のフォトレジストを形成し、第2のフォトレジストを
    マスクにして透明導電膜をエッチングして画素電極を形
    成する工程と、第2のフォトレジストを除去する工程
    と、全面に保護膜を形成する工程と、第3のフォトレジ
    ストを形成し、第3のフォトレジストをマスクにして保
    護膜をエッチングする工程と、第3のフォトレジストを
    除去する工程とを有することを特徴とする液晶表示装置
    の製造方法。
JP6122094A 1994-06-03 1994-06-03 透明導電膜およびその製造方法 Pending JPH07333656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6122094A JPH07333656A (ja) 1994-06-03 1994-06-03 透明導電膜およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6122094A JPH07333656A (ja) 1994-06-03 1994-06-03 透明導電膜およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000346259A Division JP2001216843A (ja) 2000-11-14 2000-11-14 透明導電膜およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07333656A true JPH07333656A (ja) 1995-12-22

Family

ID=14827508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6122094A Pending JPH07333656A (ja) 1994-06-03 1994-06-03 透明導電膜およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07333656A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
KR100457617B1 (ko) * 1996-07-31 2005-02-23 삼성에스디아이 주식회사 액정배향전극구조체및그제조방법
KR100457616B1 (ko) * 1996-07-31 2005-02-23 삼성에스디아이 주식회사 액정배향전극구조체및그제조방법
KR100690003B1 (ko) * 2000-08-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극재료 및 그 에칭방법
US8034646B2 (en) * 2004-06-11 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457617B1 (ko) * 1996-07-31 2005-02-23 삼성에스디아이 주식회사 액정배향전극구조체및그제조방법
KR100457616B1 (ko) * 1996-07-31 2005-02-23 삼성에스디아이 주식회사 액정배향전극구조체및그제조방법
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
US6682658B2 (en) 1999-12-28 2004-01-27 Lg. Philips Lcd Co., Ltd. Transparent electrode made from indium-zinc-oxide and etchant for etching the same
US7279765B2 (en) 1999-12-28 2007-10-09 Lg.Philips Lcd Co., Ltd. Transparent electrode made from indium-zinc-oxide and etchant for etching the same
KR100690003B1 (ko) * 2000-08-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극재료 및 그 에칭방법
US8034646B2 (en) * 2004-06-11 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
US8502233B2 (en) 2004-06-11 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device

Similar Documents

Publication Publication Date Title
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
US7357878B2 (en) Etchant, and method for fabricating a thin film transistor subtrate including conductive wires using the etchant and the resulting structure
KR100235472B1 (ko) 표시장치용 기판 및 그 제조방법
US8314911B2 (en) Liquid crystal panel and manufacturing method thereof
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
JPH0311744A (ja) 薄膜トランジスタの製造方法
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
JPH07333656A (ja) 透明導電膜およびその製造方法
US5246468A (en) Method of fabricating a lateral metal-insulator-metal device compatible with liquid crystal displays
JP2788649B2 (ja) フォトマスクブランク及びフォトマスク
JP2001216843A (ja) 透明導電膜およびその製造方法
JPS61235814A (ja) 液晶素子の製法
JPH06160876A (ja) 透明電極板及びその製造方法
JPH05224220A (ja) 液晶表示素子用基板のパタ−ン形成方法
KR100323297B1 (ko) 투명도전막
JPH0327022A (ja) 薄膜ダイオードの製造方法
KR960012270B1 (ko) 투명 도전성기관 제조방법
JP2505662B2 (ja) 薄膜トランジスタの製造方法
JPH07146480A (ja) 透明導電膜付きカラーフィルター基板の製造方法
JPH09185074A (ja) 液晶素子及びその製造方法
JP2704212B2 (ja) 電気光学装置の製造方法
JP3592411B2 (ja) 薄膜ダイオードの製造方法
JPH0346628A (ja) 薄膜ダイオードとその製造方法
KR100577783B1 (ko) 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Effective date: 20040123

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040323

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040409

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees