JPH0346628A - 薄膜ダイオードとその製造方法 - Google Patents
薄膜ダイオードとその製造方法Info
- Publication number
- JPH0346628A JPH0346628A JP1182199A JP18219989A JPH0346628A JP H0346628 A JPH0346628 A JP H0346628A JP 1182199 A JP1182199 A JP 1182199A JP 18219989 A JP18219989 A JP 18219989A JP H0346628 A JPH0346628 A JP H0346628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light shielding
- semiconductor film
- photoresist
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 206010011732 Cyst Diseases 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 208000031513 cyst Diseases 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマトリクス状に配置した薄膜ダイオードを制御
することにより液晶を駆動し画像表示を行なう薄膜ダイ
オードとその製造方法に関する。
することにより液晶を駆動し画像表示を行なう薄膜ダイ
オードとその製造方法に関する。
薄膜ダイオードの光照射による光り−ク電流を抑えた構
造が例えば特開昭６３−１４１−２８号公報に記載され
ている。これは第３図、第４図に示すように一方の基板
上に行電極１６及び画素電極１５を形成しその間に複数
のダイオード３２を形成した基板と、データ電極６１を
形成した他方の基板との間に液晶６６を注入してダブオ
ードを制御して画像表示を行なう。
造が例えば特開昭６３−１４１−２８号公報に記載され
ている。これは第３図、第４図に示すように一方の基板
上に行電極１６及び画素電極１５を形成しその間に複数
のダイオード３２を形成した基板と、データ電極６１を
形成した他方の基板との間に液晶６６を注入してダブオ
ードを制御して画像表示を行なう。
この従来構造の製造方法を第３図の断面図を用いて説明
する。ガラスからなる基板１２上に透明電極膜と遮光膜
１６とを順次形成し透明電極膜と遮光膜１６とを同一パ
ターンでエツチングし透明電極膜を行電極１６と画素電
極１５とに形成する。
する。ガラスからなる基板１２上に透明電極膜と遮光膜
１６とを順次形成し透明電極膜と遮光膜１６とを同一パ
ターンでエツチングし透明電極膜を行電極１６と画素電
極１５とに形成する。
このとき遮光膜１６を行電極１６と画素電極１５と同一
パターンで形成する。
パターンで形成する。
その後全面に半導体膜１７を形成する。この半導体膜１
７は遮光膜１６側より導電型がＰ型、型、ｎ型で構成す
る。次に半導体膜１７をバタンニングしさらに遮光膜１
６を半導体膜１７パターンに整合するようエツチングし
パターンニングする。
７は遮光膜１６側より導電型がＰ型、型、ｎ型で構成す
る。次に半導体膜１７をバタンニングしさらに遮光膜１
６を半導体膜１７パターンに整合するようエツチングし
パターンニングする。
遮光膜１６は基板１２下方より入射した光によって半導
体膜１７のｐｉｎ接合部に発生するリーク電流によって
ダイオードがスイッチングする機能を果さず画像表示を
低下させることを防止するために形成されている。
体膜１７のｐｉｎ接合部に発生するリーク電流によって
ダイオードがスイッチングする機能を果さず画像表示を
低下させることを防止するために形成されている。
その後半導体膜１７上の全面に上部電極１９を形成し、
上部電極１９と半導体膜１７及び遮光膜１６とをパター
ンニングして素子形成基板を３枚マスクにより形成する
。
上部電極１９と半導体膜１７及び遮光膜１６とをパター
ンニングして素子形成基板を３枚マスクにより形成する
。
しかしながら従来の薄膜ダイオードにおける遮光膜１６
は第３図に示すように半導体膜１７の一部しか形成され
ていない。このため光シールドが完全に行なえないため
の遮光膜１６の形成されていない半導体膜１７に光が照
射された場合、半導体膜１７０Ｐｌｎ接合部にリーク電
流が流れてしまい、完全に光によるリーク電流を抑える
ことができないため画像表示品質が低下する。
は第３図に示すように半導体膜１７の一部しか形成され
ていない。このため光シールドが完全に行なえないため
の遮光膜１６の形成されていない半導体膜１７に光が照
射された場合、半導体膜１７０Ｐｌｎ接合部にリーク電
流が流れてしまい、完全に光によるリーク電流を抑える
ことができないため画像表示品質が低下する。
本発明の目的は光照射による半導体膜のリーク電流を完
全に抑え、画像表示品質を向上した薄膜ダイオードの構
造およびその製造方法を提供する。
全に抑え、画像表示品質を向上した薄膜ダイオードの構
造およびその製造方法を提供する。
上記目的を遠戚するために本発明においては下記記載の
薄膜ダイオード構造と製造方法を採用する。
薄膜ダイオード構造と製造方法を採用する。
（イ）基板上に透明電極膜、遮光膜、半導体膜、上部電
極を形成してなる薄膜ダイオードを用いた液晶表示装置
に於いて、半導体膜が遮光膜に対して断面形状がオーバ
ーリング形状を有する。
極を形成してなる薄膜ダイオードを用いた液晶表示装置
に於いて、半導体膜が遮光膜に対して断面形状がオーバ
ーリング形状を有する。
（ロ）基板」二の全面に透明導電膜を形成し第１のフォ
トレジストを形成し第コのノ第１・レジストをマスクに
して透明電極膜をエツチングし行電極と画素電極とを形
成し第１のフォトレジストを除去する工程と、全面に遮
光膜と半導体膜とを順次形成し半導体膜上に第２のフォ
トレジストを形成する工程と、第２のフォトレジストを
マスクにして半導体層及び遮光膜をエツチングしかつ半
導体膜を遮光膜に対してオーバーリング形状になるよう
遮光膜にサイドエッチ部を形成し第２のフォトレジスト
を除去する工程と、全所に上部電極を形成し上部電極膜
上に第３のフォトレジストを形成し第３のフォトレジス
トをマスクにして上部電極及び半導体膜をエツチングし
第３のフォトレジストヲ除去する工程とを有する。
トレジストを形成し第コのノ第１・レジストをマスクに
して透明電極膜をエツチングし行電極と画素電極とを形
成し第１のフォトレジストを除去する工程と、全面に遮
光膜と半導体膜とを順次形成し半導体膜上に第２のフォ
トレジストを形成する工程と、第２のフォトレジストを
マスクにして半導体層及び遮光膜をエツチングしかつ半
導体膜を遮光膜に対してオーバーリング形状になるよう
遮光膜にサイドエッチ部を形成し第２のフォトレジスト
を除去する工程と、全所に上部電極を形成し上部電極膜
上に第３のフォトレジストを形成し第３のフォトレジス
トをマスクにして上部電極及び半導体膜をエツチングし
第３のフォトレジストヲ除去する工程とを有する。
以下本発明の実施例を図面を用いて説明する。
第１図（ａ）〜（ｆ）は本発明の薄膜ダイオードの製造
工程を示す断面図であり、第２図は本発明の薄膜ダイオ
ードを示す平面図である。第１図は第２図のＡ−Ａ断面
を示す。
工程を示す断面図であり、第２図は本発明の薄膜ダイオ
ードを示す平面図である。第１図は第２図のＡ−Ａ断面
を示す。
本発明の薄膜ダイオードの構造を第＋１１２１（Ｑを用
いて説明する。
いて説明する。
基板１２上に画素電極１５、遮光膜１６、半導体膜１７
を形成し、半導体膜１７が遮光膜１６に対して断面形状
がオーバーリング形状となるように遮光膜１６にサイド
エッチ部４１を有する構造である。
を形成し、半導体膜１７が遮光膜１６に対して断面形状
がオーバーリング形状となるように遮光膜１６にサイド
エッチ部４１を有する構造である。
次に上述の構造を形成するための製造方法を第１図（ａ
）〜（ｆ）及び第２図を用いて説明する。
）〜（ｆ）及び第２図を用いて説明する。
まず第１図（ａ） Ｋ示すようにガラスからなる基板１
２上に透明電極膜を真空蒸着法あるいはスパッタリング
法により膜厚ｌＱＱｎｍ〜２００ｎｍ形戊する。次にこ
の透明電極膜上にフォトレジストを塗布しフォトマスク
を用いて露光、ｆ↓１、像して第１のフォトレジスト１
４を形成する。第１のフォトレジスト１４の平面パター
ン形状は第２図の実線６５に示す。その後筒１のフォト
レジスト１４をマスクにして行電極１３と画素電極１５
とを形成しその後第］のフォトレジスト１４を除去する
。
２上に透明電極膜を真空蒸着法あるいはスパッタリング
法により膜厚ｌＱＱｎｍ〜２００ｎｍ形戊する。次にこ
の透明電極膜上にフォトレジストを塗布しフォトマスク
を用いて露光、ｆ↓１、像して第１のフォトレジスト１
４を形成する。第１のフォトレジスト１４の平面パター
ン形状は第２図の実線６５に示す。その後筒１のフォト
レジスト１４をマスクにして行電極１３と画素電極１５
とを形成しその後第］のフォトレジスト１４を除去する
。
次に第１図（ｂ）に示すように全通にスパッタリング法
により遮光膜１６としてＭｏを膜厚１１００ｎ〜２０Ｑ
ｎｍ形成する。この遮光膜１６はＡｌｌ、ＴｉＳ Ｃｒ
、Ｔａ、Ｗあるいは、Ｓｉを添加したＭＯなどでも良い
。さらに遮光膜１６上に水素化アモルファスシリコン（
ａ−８ｉ：）（）からなる半導体膜１７をプラズマ化学
気相成長法により導電型がＰ型、１型すなわち真性半導
体、ｎ型の順に半導体膜１７膜厚を３ＱＱｎｍ〜５００
ｎｍで形成する。その後半導体膜１７上にフォトレジス
ト 現像を行なって第２のフォトレジスト１８を形成する。
により遮光膜１６としてＭｏを膜厚１１００ｎ〜２０Ｑ
ｎｍ形成する。この遮光膜１６はＡｌｌ、ＴｉＳ Ｃｒ
、Ｔａ、Ｗあるいは、Ｓｉを添加したＭＯなどでも良い
。さらに遮光膜１６上に水素化アモルファスシリコン（
ａ−８ｉ：）（）からなる半導体膜１７をプラズマ化学
気相成長法により導電型がＰ型、１型すなわち真性半導
体、ｎ型の順に半導体膜１７膜厚を３ＱＱｎｍ〜５００
ｎｍで形成する。その後半導体膜１７上にフォトレジス
ト 現像を行なって第２のフォトレジスト１８を形成する。
第２のフォトレジスト１８の平面パターン形状は第２図
の破線６７に示す。
の破線６７に示す。
次に第１図（Ｃ）に示すように第２のフォトレジスト１
８をマスクにして乾式エツチング飼えば、リアクティブ
オンエツチング装置（以下ＲＩＥ装置と略ス）を用いて
エツチングガスに四フッ化炭素（ＣＦ、）と酸素（０２
）１．０％含むガスを用いて半導体膜１７をエツチング
する。
８をマスクにして乾式エツチング飼えば、リアクティブ
オンエツチング装置（以下ＲＩＥ装置と略ス）を用いて
エツチングガスに四フッ化炭素（ＣＦ、）と酸素（０２
）１．０％含むガスを用いて半導体膜１７をエツチング
する。
その後第１図（ｄ）に示すように遮光膜１６をリン酸（
Ｈ３ＰＯ４）：硝酸（ＨＮＯ３）：酢酸（ＣＨ３ＣＯＯ
ＴＩ）−ｔ ｏ ： ］ ： ３０の組成比を持つ混合
液を用いて湿式エツチングを行なう。ここで遮光膜１６
のシストエッチからさらにオーバエンチングを行なって
第１図（ｄ）に示すようにサイドエッチ部４１のサイド
エッチ量を０．５μｍ〜１０μｍ形成する。この形成ド
エッチ部４１のサイドエッチ量はジャストエッチからさ
らにエツチングを継続する時間で制御できる。その後第
２のフォトレジスト１８を除去する。
Ｈ３ＰＯ４）：硝酸（ＨＮＯ３）：酢酸（ＣＨ３ＣＯＯ
ＴＩ）−ｔ ｏ ： ］ ： ３０の組成比を持つ混合
液を用いて湿式エツチングを行なう。ここで遮光膜１６
のシストエッチからさらにオーバエンチングを行なって
第１図（ｄ）に示すようにサイドエッチ部４１のサイド
エッチ量を０．５μｍ〜１０μｍ形成する。この形成ド
エッチ部４１のサイドエッチ量はジャストエッチからさ
らにエツチングを継続する時間で制御できる。その後第
２のフォトレジスト１８を除去する。
次に第１図（ｅ）に示すように半導体膜１７上の全面に
上部電極１９としてＭｏを膜厚０３μｍ〜１．０μｍス
パッタリング法により形成する。
上部電極１９としてＭｏを膜厚０３μｍ〜１．０μｍス
パッタリング法により形成する。
上部電極１９材料としてＡｌ、Ｔｉ、Ｓｉを添加したＡ
７等を用いても良い。その後上部電極１９上に塗布しフ
ォトマスクを用いて露光、現像を行なって第３のフォト
レジスト２０を形成する。第３のフォトレジスト２０の
平面パターン形状は第２図の一点鎖線６９に示す。
７等を用いても良い。その後上部電極１９上に塗布しフ
ォトマスクを用いて露光、現像を行なって第３のフォト
レジスト２０を形成する。第３のフォトレジスト２０の
平面パターン形状は第２図の一点鎖線６９に示す。
さらに第１図（ｆ）に示すように上部電極１９を第３の
フォトレジス）２０をマスクにしてリン酸：硝酸：酢酸
；１０：］：３０の組成比をもつ混合液を用いてエツチ
ングを行い上部電極１９を形成する。その後、ＲＩ’Ｅ
装置を用いて半導体膜１７及び遮光膜１６を第３のフォ
ト１／シスト２０をマスクにして四フッ化炭素（ＣＦ４
）と酸素（０２）１０％含む混合ガスをエツチングガス
として乾式エツチングを行なう。その後第３のフォトレ
ジスト２０の除去を行なう。
フォトレジス）２０をマスクにしてリン酸：硝酸：酢酸
；１０：］：３０の組成比をもつ混合液を用いてエツチ
ングを行い上部電極１９を形成する。その後、ＲＩ’Ｅ
装置を用いて半導体膜１７及び遮光膜１６を第３のフォ
ト１／シスト２０をマスクにして四フッ化炭素（ＣＦ４
）と酸素（０２）１０％含む混合ガスをエツチングガス
として乾式エツチングを行なう。その後第３のフォトレ
ジスト２０の除去を行なう。
第１図（ｄ）に示した遮光膜１６のサイドエッチ部４１
は上部電極１９との短絡を防止する。
は上部電極１９との短絡を防止する。
以上の様に本発明は半導体＋ｒａ１７のほぼ全面に遮光
膜１６をマスク数を増さずにつまり３枚マスクで形成で
きる。
膜１６をマスク数を増さずにつまり３枚マスクで形成で
きる。
基板と半導体膜との間の全所に遮光膜を介在させかつ半
導体膜を遮光膜に対して断面形状がオーバーリング状に
する本発明の薄膜ダイオードにより、基板下部から照射
される光を遮光することができる。したがって薄膜ダイ
オードのＰｉｎ接合部に発生する光リーク電流を低く抑
えることができ、画像表示品質を従来の構造に比べはる
かに向」ニすることができる。
導体膜を遮光膜に対して断面形状がオーバーリング状に
する本発明の薄膜ダイオードにより、基板下部から照射
される光を遮光することができる。したがって薄膜ダイ
オードのＰｉｎ接合部に発生する光リーク電流を低く抑
えることができ、画像表示品質を従来の構造に比べはる
かに向」ニすることができる。
また半導体膜下部の遮光膜によって半導体膜との接触抵
抗を下げることができ、ダイオード特性を向上させるこ
とができる。
抗を下げることができ、ダイオード特性を向上させるこ
とができる。
第１図（ａ）〜（ｆ）は本発明による薄膜ダイオードの
製造方法を工程順に示す断面図、第２図は本発明におけ
る薄膜ダイオードを示す平面図、第３図は従来の薄膜ダ
イオードを示す断面図、第４図は薄膜ダイオードを用い
た液晶表示装置ｉ’Ｊ？の回路図を示す。 １６・・・・・・行電極、１５・・・・・画素電極、１
６・・・・・・遮光膜、１７・・・・・・半導体装置第
１図
製造方法を工程順に示す断面図、第２図は本発明におけ
る薄膜ダイオードを示す平面図、第３図は従来の薄膜ダ
イオードを示す断面図、第４図は薄膜ダイオードを用い
た液晶表示装置ｉ’Ｊ？の回路図を示す。 １６・・・・・・行電極、１５・・・・・画素電極、１
６・・・・・・遮光膜、１７・・・・・・半導体装置第
１図
Claims (2)
- （１）基板上に透明電極膜、遮光膜、半導体膜、上部電
極を形成してなる薄膜ダイオードを用いた液晶表示装置
に於いて、前記半導体膜が前記遮光膜に対して断面形状
がオーバーリング形状であることを特徴とする薄膜ダイ
オード。 - （２）基板上の全面に透明電極膜を形成し第１のフォト
レジストを形成し該第１のフォトレジストをマスクにし
て該透明電極膜をエッチングし行電極と画素電極とを形
成し該第１のフォトレジストを除去する工程と、全面に
遮光膜と半導体膜とを順次形成し前記半導体膜上に第２
のフォトレジストを形成する工程と、前記第２のフォト
レジストをマスクにして前記半導体層及び遮光膜をエッ
チングしかつ前記半導体膜を遮光膜に対してオーバーリ
ング形状になるよう前記遮光膜にサイドエッチ部を形成
し前記第２のフォトレジストを除去する工程と、全面に
上部電極を形成し前記上部電極膜上に第３のフォトレジ
ストを形成し前記第３のフォトレジストをマスクにして
前記上部電極及び前記半導体膜をエッチングし前記第３
のフォトレジストを除去する工程とを有することを特徴
とする薄膜ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182199A JPH0346628A (ja) | 1989-07-14 | 1989-07-14 | 薄膜ダイオードとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182199A JPH0346628A (ja) | 1989-07-14 | 1989-07-14 | 薄膜ダイオードとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346628A true JPH0346628A (ja) | 1991-02-27 |
Family
ID=16114086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182199A Pending JPH0346628A (ja) | 1989-07-14 | 1989-07-14 | 薄膜ダイオードとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511704U (ja) * | 1991-07-24 | 1993-02-12 | 株式会社カンセイ | 電気推進車両の格納装置 |
-
1989
- 1989-07-14 JP JP1182199A patent/JPH0346628A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511704U (ja) * | 1991-07-24 | 1993-02-12 | 株式会社カンセイ | 電気推進車両の格納装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100595456B1 (ko) | 액정표시소자의 제조방법 | |
| KR100284560B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2003302647A (ja) | 液晶表示素子及びその製造方法 | |
| JPH0346628A (ja) | 薄膜ダイオードとその製造方法 | |
| JP2737982B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| KR101023292B1 (ko) | 액정표시장치 제조방법 | |
| JPH07333656A (ja) | 透明導電膜およびその製造方法 | |
| KR101006474B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| JPH02146527A (ja) | 薄膜ダイオードの製造方法 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| JPH0346629A (ja) | 薄膜ダイオードの製造方法 | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0787242B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS6329977A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0342626A (ja) | 薄膜ダイオードの製造方法 | |
| JPH0327022A (ja) | 薄膜ダイオードの製造方法 | |
| JPS62262890A (ja) | アクテイブマトリクス素子の製造方法 | |
| KR100854591B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 |