JPH04116982A - 薄膜トランジスタアレイの製造方法 - Google Patents

薄膜トランジスタアレイの製造方法

Info

Publication number
JPH04116982A
JPH04116982A JP2237891A JP23789190A JPH04116982A JP H04116982 A JPH04116982 A JP H04116982A JP 2237891 A JP2237891 A JP 2237891A JP 23789190 A JP23789190 A JP 23789190A JP H04116982 A JPH04116982 A JP H04116982A
Authority
JP
Japan
Prior art keywords
mask
gate electrode
peeling
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2237891A
Other languages
English (en)
Inventor
Mari Shimizu
清水 マリ
Masumi Koizumi
真澄 小泉
Mamoru Yoshida
守 吉田
Nobuaki Watanabe
渡辺 宣朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2237891A priority Critical patent/JPH04116982A/ja
Publication of JPH04116982A publication Critical patent/JPH04116982A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、薄膜トランジスタアレイ(以下、TFTア
レイと略称することもある。)に間するもので、特にT
FTアレイに備わるゲート絶縁膜を形成する工程に特徴
を有するTFTアレイの製造方法に闇するものである。
(従来の技術) 1枚の基板上に薄膜トランジスタを多数アレイ状に具え
るTF、Tアレイは、例えばアクティブマトリクス方式
の液晶デイスプレィパネル等のスイッチング手段に使用
され良く知られている。
このようなTPTにおいでは、その信頼性の向上を図る
ために、各薄膜トランジスタのゲート絶縁膜を、第1の
ゲート結縁膜とこの上に積層した第2のゲート絶縁膜と
で構成する場合がある。その主な理由は、第1及び第2
のゲート絶縁震央々にピンホールが存在しでも両膜のピ
ンホールが重なる確率は非常1こ少いので、ゲート絶縁
膜のどンホールに起因するTFエアレイの特性悪化を防
止出来るからである。
このような積層型のゲート絶縁膜の第1のゲート絶縁膜
を形成する従来方法としては、ゲート電極を陽極化成(
陽極酸化)処理して該ゲート電極表面に絶縁膜を形成す
る方法が良く用いられでいた。その主な理由は、陽極化
成法を用いるとゲート電極表面に均一に絶縁膜が得られ
ステップカバレージを良好に行えるからである。
陽極化成法を用い菓1のゲート絶縁膜を形成する工程を
含む、TPTアレイの従来の最も一般的な製造方法は、
以下に説明するようなものであった。なお、この説明を
第3図(A)〜(K)を参照して行う、ここで、これら
図は、従来の製造方法中のまな工程にあする丁FTアレ
イの様子を、これの1個のTPT部分と、陽極化成非処
理領域部分とに着目し断面図によって示した工程図であ
る。ここでは非処理領域を、ゲート電極の末端部分の、
外部装置(例えばドライバIC)との接続に供する部分
としている。勿論、非処理領域はこの例に限られない、
また、各図では、図面か複雑化することを回避するため
、一部の構成成分については断面を示すハツチングを省
略しである。
先ず、基板としての例えばガラス基板]1上に、スパッ
タ法等の好適な方法により、ゲート電極形成材としての
例えばタンタル(Ta)、アルミニウム(Anまたはク
ンゲステン(W)等から成る金属1113が所定の膜厚
に形成される(第3図(A))。
次に、公知のフオリソグラフイ技術により金属膜13上
にゲート電極形成用のレジストバター)(図示せず)が
形成され、その債、この金属膜13のレジストから露出
する部分がドライエツチング技術によりエツチングされ
ゲート電極13aが形成される(篤3図(B))、この
ゲート電極13aの外部装置との接続部分13bが非処
理領域になる。
次に、基板11上にゲート電極13a表面は露出するマ
スクであって該ゲート電極13aに対し陽極化成処理を
行う際に非処理領域13bを保護するためのマスクとし
てフォトレジスト膜15が公知のフォトリングラフィ技
術により形成される(菓3図(C))。
次に、公知の陽極化成処理、例えばリン酸水溶液中に試
料を浸漬しての陽極化成処理がなされ、ゲート電極13
a表面に第1のゲート絶11m117が形成される。そ
の後、この試料が好適な溶剤(例えばレジスト剥離液)
中に浸漬されフォトレジスト1115が除去される(篤
3図(D))。
次に、フォトレジスト膜15除去済みの基板11上に、
スパッタ法等の好適な方法により、透明導電1119(
例えば、ITO(Inz○3+5nOz))が形成され
(第3図(E)) 、次いで、この透明導電膜19が公
知のフォトリングラフィ技術及びウェットエツチング技
術によりバターニングされ画素電極19aが形成される
(篤3図(F))。
次に、画素電極79a形成済みの基板11上に、第2の
ゲート絶縁膜形成材としてアモルファス(a)−8iN
膜21、活性層形成材としてa−3i膜23、オーミッ
ク層形成材としてn”a−Si膜25がプラズマCVD
法により順次に形成される(第3図(G))。
次に、フォトリングラフィ技術によりn”a−5ili
25上に所定のレジストパターンが形成され(図示せず
)、次いで、上記冬服25.23゜21のレジストパタ
ーンで覆われでいない部分が例えばプラズマエツチング
技術によりそれぞれ除去され、よって、篤2のゲート絶
縁膜21a、活性層23a及びオーミック層25aが得
られる(第3図(H))。
次に、ソース・トレイン電極を形成するために、画素電
極19a、オーミック層25a%形成済み基板11上に
スパッタ法等の好適な方法により例えばクロム(Cr)
またはニクロム(NiCr)等より成る第1の金属膜2
7が、さらにこの第1の金属膜27上に例えばアルミニ
ウムより成る第2の金属1!29が形成される(藁3図
(I))。
次に、これら第2及び第1の金属膜29.27か公知の
フォトリングラフィ技術及びエツチング技術によりバタ
ーニングされソース電極31a及びトレイン電極31b
が形成される(菓3図(J))。
次に、ソース電極31a、トレイン電極31bかマスク
とされ、オーミ・ンク層25aの一部がプラズマエツチ
ング技術により除去されてチャネル33か形成される(
第3図(K))。
その後、この試料全面上に、図示せずも、シリコン酸化
膜(SiO□膜)或いはシリコン菫化膜(SINX膜)
等より成る保護膜が形成され、目的とするTFTアレイ
が得られる。
(発明が解決しようとする課題) しかしなから、上述の従来の製造方法では、陽極化成処
理時のマスクをフォトレジストで構成していたため、マ
スク形成のためにはフォトリソグラフィ技術が必要であ
りよって製造工程数が増加するという問題点があった。
また、マスクとしで用いられるフォトレジストは、一般
に、基板との密着性が良好であるため、陽極化成処理後
のレジスト剥離は試料をレジスト剥離液中に浸漬させな
ければ行えない。しかし、これによっても試料には残渣
が生しる場合があり、ざらに、レジスト剥離液中で剥離
したレジストか試料に再付着したつ、レジスト剥離液に
よる試料の汚染が生しる等の新たな問題点も生しる。
ざらに、レジスト残渣が生じた場合にはこれを除去する
ために、強酸を用いての洗浄処理或いは酸素ガスを用い
たプラズマアッシング処理か必要であり、これに伴う工
程数の増加、試料に加わるダメージ、このダメージを回
復するための対策が必要等の問題も生しる。
この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、陽極化成によりゲート絶縁膜を
形成する際のマスク作製をフォトリングラフィ技術を用
いることなく然も簡易かつ歩留り良く行える方法を含む
TFTアレイの製造方法y=v供することにある。
(課題を解決するための手段) この目的の達成を図るため、この発明によれば、ゲート
電極が形成された基板にゲート電極表面は露出するマス
クであって該ゲート電極に対し陽極化成処理を行う際に
非処理領域を保護するためのマスクを形成する工程と、
該ゲート電極に対し陽極化成処理を行って該ゲート電極
表面にゲート絶縁膜を形成する工程とを含む薄膜トラジ
スタアレイの製造方法にあいで、 前述のマスクを、陽極化成処理後に物理的な弓き剥しに
より剥離可能な材料で構成し、該マスクをスクリーン印
刷法により形成することを特徴とする。
・この発明の実施に当たり、前述の物理的な引き剥しを
、前記マスクに引張り部材を真空吸着させ行うのが好適
である。
(作用) この発明の構成によれば、マスクはスクリーン印刷によ
り形成出来るので、フォトリソグラフィ技術によりフォ
トレジストから成るマスクを作製する従来方法に比べ、
マスク形成工程は簡易になる。さらに、陽極化成処理後
に不要になったマスクの除去は物理的な引き剥しにより
行えるので、レジスト剥離液に浸漬しその後洗浄及び乾
燥を行う必要がある従来のマスク除去方法に比べ、マス
クの除去工程も簡易になる。
また、マスクは物理的な引き剥しにより剥離出来るので
、もし試料にマスク残渣かありこの試料を洗浄液に浸漬
し洗浄する必要が生した場合でも、マスク材の殆どが除
去された状態で洗浄液に試料を浸漬出来る。従って、フ
ォトレジスト全部か付着した状態でレジスト剥離液に浸
漬する従来方法に比べ、マスク材の再付着もほとんど生
しない。
(実施例) 以下、この発明のTFTアレイの製造方法の実施例につ
いて説明する。なお、以下の実施例では、陽極化成時に
使用するマスクの形成工程及びその除去工程以外の工程
に第3図ヲ参照しで説明した従来技術を用いる。しかし
、陽極化成時に使用するマスクの形成工程及びその除去
工程以外の工程で用い得る技術は、第3図を用いて説明
した技術に限られず、他の好適な技術でも勿論良い。
また、実施例にあける陽極化成時に使用するマスクの形
成工程及びその除去工程での使用材料、使用装!及び膜
厚、温度、時間等の数値的条件は、この発明の範囲内の
好適例にすぎず、従って、この発明がこれら材料、装置
、数値的条件のみに限定されるものでないことは理解さ
れたい。
先ず、第3図(A)及び(B)!用いで説明した手順と
同様な手順で、ガラス基板11上にゲート電極形成材1
3を形成し、これをバターニングしてゲート電極13a
を形成する。なお、ゲート電極13aの末端部分の外部
装置との接続に供する部分13bが、陽極化成処理の際
の非処理領域となる。
ここで、ガラス基板11としては、この実施例の場合、
コーニングジャパン社製硼珪酸ガラス7059フユージ
ヨンを用いる。また、ゲート電極形成材13は、この場
合、膜厚約2000大のタンタル膜で構成しでいる。こ
のゲート電極材13の加工は、例えば、四フッ化ガス(
C:Fd)と酸素ガスとの混合ガスを用いたドライエツ
チング法により行えば良い。
次に、ゲート電極13形成済みの基板11上に、ゲート
電極11表面は露出するマスクであフて該ゲート電極1
1に対し陽極化成処理を行う際に非処理領$13bを保
護するためのマスクで然も陽極化成処理後に物理的な引
き剥しにより剥離可能な材料で構成したマスクをスクリ
ーン印刷法を用い以下に説明するように形成する。。
先ず、当該マスクの形成材(以下、マスク形成材と略称
する。)として、この実施例では、アサヒ化学研究所製
の5TRIP  MASK (#228−■)を用いる
。このマスク形成材は、良好な絶縁性を有すると共に陽
極化成処理時に印加される電圧に対しても充分な耐圧が
ある。また、このマスク形成材は、専用の稀釈剤(井3
000)’i用いることにより粘度調整が可能なもので
あり、これによりスクリーン印刷に好適なペースト物に
なる。そして、このペースト物の粘度(ポアズ)と、こ
のペースト物をスクリーン印刷し得られる膜の厚み(u
m)との関係は、菓2図のような特性を示すことから、
ペースト物の粘度やスクリーン印刷条件を変えることに
より、所望の膜厚のマスクが容易に得られる。
このマスク材をスクリーン印刷法により基板11の非化
成処理領域13bを覆うようにこの実施例の場合的20
μmの膜厚に印刷する。
次に、印刷したマスク材を乾燥するために、試料をi素
雰囲気中で80〜110℃の温度で10〜20分ベーク
する。なお、この条件は、5TRIP  MASKの使
用説明書に記載の条件である。
ここまでの処理が終了した試料は、第3図(G)の状態
になる。但し、第3図(C)ではマスクはフォトレジス
ト膜で構成されていたがこの実施例ではマスクは5TR
IP  MASKで構成される点で相違している。
次に、従来同様に陽極化成処理を行いゲート電極表面に
第1のゲート絶msを形成する。この藁1のゲート絶縁
膜の膜厚は設計に応じ決定すれば良い。
次に、5TRIP  MASKを剥離する。この剥離作
業は、この実施例の場合、剥離装Mを用いて行う。
N1図は、この剥離装置の説明に供する図であり、剥離
装置41と、基板11上に形成した5TRIP  MA
SK51とを併せて示した図である。
この剥離装置141は、この出願に係る発明者が考案し
たものであり、支持部材43と、この支持部材43に取
っ付ゆられた複数個の吸着口45と、吸着口45及び図
示しない真空ポンプ間を接続するための配管47とを具
えて成っている。支持部材43は5TRIP  MAS
K引き刺しの際の引張り部材として機能する。なお、剥
離装置41の各構成成分の構成材料は、任意好適なもの
と出来る。
この剥離装置141の吸着口45を、篤1図に示す如く
、5TRIP  MASK51の所定位置例えば一方の
端部に当接させ剥離装M41を真空吸看により3TRI
P  MASK51に固定する。
そして、第1図中Pで示す引き剥し方向に剥離装置14
1の支持部材43(引張り部材)v!移動させる。支持
部材43の移動に伴い、5TRIP  MASに51は
、基板11から剥離する。
なお、剥離装置141の構成は上述の例に限られるもの
ではないが、このような剥離袋Mを用いることによりマ
スクの剥離工程の自動化が図れ好適である。また、5T
RIP  MASKの剥離方法は、この方法に限られず
、他の好適な方法でも勿論良い、実験的に行うのであれ
ば、この5TRIP  MASKは、その一端をビンセ
ットでつまんで他端方向に引っ張ることによっても容易
に基板から剥離させることが出来る。
3TRIP  MASKの剥離が済んだ後は、第3図(
E)〜(K)を用いて説明した手順と同様な手順で、画
素電極19a、第2のゲート絶5aW21a、活性層2
3a、オーミック層25a、ソース電極31a、トレイ
ン電極31b、チャネル33、ざらに図示せずも保!I
11を順次に形成し、よってTFTアレイを得る。なお
、この際の各構成成分の膜厚等は設計に応し決定すれば
良い。
上述においては、この発明のTFTアレイの製造方法の
実施例について説明したが、この発明は上述の実施例に
限られるものではなく以下に説明するような種々の変更
を加えることか出来る。
例えば、上述の実施例では、ゲート絶縁膜が第1及び第
2のゲート絶縁膜で構成されているTFTアレイの製造
にこの発明を適用していた。しかし、この発明は、ゲー
ト絶縁膜を陽極化成処理により形成するTFTアレイで
あれば他の構造のTFTアレイ(例えば第2のゲート絶
縁膜が無いもの、ソース・トレイン電極の材料構成が異
なるもの、オーミ・ンク層が無い構造のもの等)の製造
にも広く適用出来る。
また、上述の実施例では、マスク形成材をアサヒ化学研
究所製の5TRIP  MASKとしていた。しかし、
マスク形成材はこれに限られず、陽極化成処理時に物理
的な引き剥しにより剥離可能な材料であれば他のもので
も良い。
(発明の効果) 上述した説明からも明らかなように、この発明のTFT
アレイの製造方法によれば、ゲート電極を陽極化成処理
する際に非処理領域を保護するマスクをスクリーン印刷
法により形成出来、ざらに、このマスクの除去は物理的
な引き剥しにより行える。
従って、マスク形成に当たってフォトリングラフィ工程
は不要になり、マスク除去に当たって溶剤による剥離工
程が不要になる。これがため、陽極化成によりゲート絶
縁膜を形成する際のマスク作製をフォトリソグラフィ技
術を用いることなく然も簡易かつ歩留り良く行える。
また、レジストを用いないで済むために残漬物が生じに
くくなり、よって残渣に起因する問題が生じず、その分
子PTのコスト低減、安定供給が可能になる。
【図面の簡単な説明】
第1図は、実施例のマスク剥離工程の説明に供する図、 菓2図は、実施例で用いたマスク形成材の説明に供する
図、 第3図(A)〜(K)は、従来及びこの発明の説明に供
する工程図である。 ]1・・・基板、      13・・・ゲート電極形
成材13 a−・・ゲート電極 13b・・・非処理領域(例えばゲート電極の外部袋M
接続部) 15−・・陽極化成処理時に非処理領域を保護するマス
ク 7・・・第1のゲート絶縁膜 9・・・画素電極形成材、19a・・・画素電極1・・
・藁2のゲート絶縁膜形成材 3・・・活性層形成材 5・・・オーミック層形成材 1a−・菓2のゲート絶縁膜 3 a −−−−−−活性層、  25 a−・・オー
ミック層7・・・篤]の金属膜、 29・・・第2の金
属膜31a・・・トレイン電極、31b・・・ソース電
極33・・・チャネル、   41・・・剥離装置43
・・・支持部材(引張り部材) 45・・・吸着口 47・・・真空ポンプに接続されている配管51・・・
物理的な引き剥しにより剥離可能な材料で構成したマス
ク(ST日IP  MASK)。 特許出曽人   沖電気工業株式会社 +0310’ 粘度(ポアズ) 実施例で用いたマスク形成材の説明に供する口笛2図 実施例のマスク剥離工程の説明に供する口笛1 従来及びこの発明の説明に供する工程図第3図 第1のゲ ト絶縁順 19:画素電極形成材 従来及びこの発明の説明に供する工程図従来及びこの発
明の説明に供する工程口笛3 図

Claims (2)

    【特許請求の範囲】
  1. (1)ゲート電極が形成された基板にゲート電極表面は
    露出するマスクであって該ゲート電極に対し陽極化成処
    理を行う際に非処理領域を保護するためのマスクを形成
    する工程と、該ゲート電極に対し陽極化成処理を行って
    該ゲート電極表面にゲート絶縁膜を形成する工程とを含
    む薄膜トラジスタアレイの製造方法において、 前記マスクを、陽極化成処理後に物理的な引き剥しによ
    り剥離可能な材料で構成し、 該マスクをスクリーン印刷法により形成すること を特徴とする薄膜トラジスタアレイの製造方法。
  2. (2)請求項1に記載の薄膜トランジスタアレイの製造
    方法において、 前記物理的な引き剥しを、前記マスクに引張り部材を真
    空吸着させ行うこと を特徴とする薄膜トラジスタアレイの製造方法。
JP2237891A 1990-09-07 1990-09-07 薄膜トランジスタアレイの製造方法 Pending JPH04116982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2237891A JPH04116982A (ja) 1990-09-07 1990-09-07 薄膜トランジスタアレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2237891A JPH04116982A (ja) 1990-09-07 1990-09-07 薄膜トランジスタアレイの製造方法

Publications (1)

Publication Number Publication Date
JPH04116982A true JPH04116982A (ja) 1992-04-17

Family

ID=17021956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2237891A Pending JPH04116982A (ja) 1990-09-07 1990-09-07 薄膜トランジスタアレイの製造方法

Country Status (1)

Country Link
JP (1) JPH04116982A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107106A (en) * 1998-02-05 2000-08-22 Sony Corporation Localized control of integrated circuit parameters using focus ion beam irradiation
CN106353251A (zh) * 2016-08-23 2017-01-25 武汉华星光电技术有限公司 一种拉拔力量测装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107106A (en) * 1998-02-05 2000-08-22 Sony Corporation Localized control of integrated circuit parameters using focus ion beam irradiation
CN106353251A (zh) * 2016-08-23 2017-01-25 武汉华星光电技术有限公司 一种拉拔力量测装置

Similar Documents

Publication Publication Date Title
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6808963B2 (en) Process for fabricating a thin-film device having inclined sides
CN111128877B (zh) 刻蚀阻挡型阵列基板的制备方法
CN110993564A (zh) 阵列基板的制作方法、阵列基板及显示装置
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN106847704A (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
JPH1068970A (ja) 液晶表示装置の製造方法及び液晶表示装置の構造
JPH1022508A (ja) 薄膜トランジスタの製造方法
JPH04116982A (ja) 薄膜トランジスタアレイの製造方法
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
JP2002110631A (ja) 多層薄膜パターンの製造方法
CN101197332A (zh) 像素结构的制作方法
JP3114303B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP3413098B2 (ja) ドライエッチ基板の表面処理方法および装置
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
JPH07325321A (ja) 液晶表示装置の製造方法
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JP3116665B2 (ja) 積層電極の製造方法
JPH01248136A (ja) 液晶表示用薄膜トランジスタの製造方法
KR100372305B1 (ko) 액정표시장치의박막트랜지스터기판및그제조방법
JP5691357B2 (ja) 半導体デバイス形成用基板の製造方法及びドライエッチング方法
KR0161232B1 (ko) 액티브 매트릭스 기판의 제조 방법
JPH08122822A (ja) 薄膜トランジスタ基板及びその製造方法及び陽極酸化装置
JP3344051B2 (ja) 薄膜トランジスタの製造方法
JPH01120025A (ja) 薄膜トランジスタの製造方法