CN106847704A - 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 - Google Patents

对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 Download PDF

Info

Publication number
CN106847704A
CN106847704A CN201710071436.3A CN201710071436A CN106847704A CN 106847704 A CN106847704 A CN 106847704A CN 201710071436 A CN201710071436 A CN 201710071436A CN 106847704 A CN106847704 A CN 106847704A
Authority
CN
China
Prior art keywords
layer
photoresist
source
metal level
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710071436.3A
Other languages
English (en)
Other versions
CN106847704B (zh
Inventor
冯京
崔承镇
张方振
黎午升
吕志军
宁策
王久石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710071436.3A priority Critical patent/CN106847704B/zh
Publication of CN106847704A publication Critical patent/CN106847704A/zh
Priority to US15/717,527 priority patent/US10483129B2/en
Application granted granted Critical
Publication of CN106847704B publication Critical patent/CN106847704B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明公开了一种对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法，通过对金属层表面进行粗糙化处理，使金属层表面变得粗糙，增加了后续在金属层表面进行构图时的附着力。所述对金属层表面粗糙化处理的方法，包括：在金属层表面形成第一光刻胶层，并对所述第一光刻胶层进行高温处理；剥离所述第一光刻胶层，使所述金属层表面粗糙化。

Description

对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法。
背景技术
现有技术中在对金属层进行刻蚀时，将光刻胶形成在金属层上方，通过掩膜版对光刻胶进行曝光显影、灰化后，对金属层进行刻蚀时，由于金属层表面与光刻胶的粘附性不好，使得光刻胶容易脱落。因此，在对金属层进行刻蚀时，造成对金属层图形的破坏。
因此，如何避免形成在金属层表面的光刻胶的脱落，是亟待解决的一个技术难题。
发明内容
有鉴于此，本发明提供一种对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法，通过对金属层表面进行粗糙化处理，使金属层表面变得粗糙，增加了后续在金属层表面进行构图时的附着力。
本发明实施例提供了一种对金属层表面粗糙化处理的方法，包括：
在金属层表面形成第一光刻胶层，并对所述第一光刻胶层进行高温处理；
剥离所述第一光刻胶层，使所述金属层表面粗糙化。
在一种可能的实施方式中，本发明实施例提供的上述对金属层表面粗糙化处理的方法中，对所述第一光刻胶层进行高温处理，包括：
对所述第一光刻胶层进行前烘、曝光显影以及后烘处理。
在一种可能的实施方式中，本发明实施例提供的上述对金属层表面粗糙化处理的方法中，所述后烘处理的温度为110°-150°。
相应地，本发明实施例还提供了一种薄膜晶体管的制作方法，该方法包括：
在衬底基板上形成氧化物半导体层和源漏金属层；
采用本发明实施例提供的上述任一种的对金属层表面粗糙化处理的方法对所述源漏金属层的表面进行粗糙化处理；
对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。
在一种可能的实施方式中，本发明实施例提供的上述制作方法中，对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案，包括：
在经过粗糙处理后的源漏金属层之上形成第二光刻胶层；
对所述第二光刻胶层进行曝光显影，形成第二光刻胶完全保留区域、第二光刻胶完全去除区域和第二光刻胶半保留区域，所述第二光刻胶半保留区域与沟道区域相对应，所述第二光刻胶完全保留区域与即将形成的源漏电极的图案相对应；
对所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀，形成有源层的图形；
灰化所述第二光刻胶层，使所述第二光刻胶层的半保留区域去除；
对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀，形成源漏电极的图案。
在一种可能的实施方式中，本发明实施例提供的上述制作方法中，显影所述第二光刻胶层之后，且对所述源漏金属层进行刻蚀之前，该方法还包括：
对显影后的第二光刻胶层进行后烘处理。
在一种可能的实施方式中，本发明实施例提供的上述制作方法中，灰化所述第二光刻胶层之后，且对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀之前，该方法还包括：
对灰化后的第二光刻胶层进行后烘处理。
在一种可能的实施方式中，本发明实施例提供的上述制作方法中，对所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀时，采用的过蚀时间为刻蚀干净所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层所用时长的5％-20％。
在一种可能的实施方式中，本发明实施例提供的上述制作方法中，对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，采用的过蚀时间为刻蚀干净所述第二光刻胶半保留区域所对应的源漏金属层所用时长0％-20％。
相应地，本发明实施例还提供了一种薄膜晶体管，包括采用本发明实施例提供的任一种的薄膜晶体管的制作方法制作的薄膜晶体管。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管。
本发明有益效果如下：
本发明实施例提供的一种对金属层表面粗糙化处理的方法，包括：在金属层表面形成第一光刻胶层，并对所述第一光刻胶层进行高温处理；剥离所述第一光刻胶层，使所述金属层表面粗糙化。因此，本发明实施例中通过采用高温对光刻胶层进行处理，使得在剥离光刻胶层时增加了金属层表面的粗糙度，增加了后续在金属层表面进行构图时的附着力。另外，本发明实施例提供的薄膜晶体管的制作方法，包括：在衬底基板上形成氧化物半导体层和源漏金属层；对所述源漏金属层的表面进行粗糙化处理；对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。因此，本发明实施例中通过在源漏金属层的表面进行粗糙化处理之后，增加了源漏金属层表面的附着力，然后采用构图工艺在源漏金属层上进行涂覆光刻胶后，避免了光刻胶的脱落现象。
附图说明
图1为本发明实施例一提供的一种对金属层表面粗糙化处理的方法的流程示意图；
图2为本发明实施例二提供的一种薄膜晶体管的制作方法的流程示意图；
图3(a)-图3(h)分别为本发明实施例二提供的薄膜晶体管的制作方法执行每个步骤后得到的结构示意图；
图4为本发明实施例三提供的一种薄膜晶体管的结构示意图；
图5为本发明实施例四提供的一种阵列基板的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法，通过对金属层表面进行粗糙化处理，使金属层表面变得粗糙，增加了后续在金属层表面进行构图时的附着力。
下面结合附图，对本发明实施例提供的薄膜晶体管及制作方法、阵列基板的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
实施例一
参见图1，本发明实施例提供的一种对金属层表面粗糙化处理的方法，包括：
S101、在金属层表面形成第一光刻胶层，并对第一光刻胶层进行高温处理；
S102、剥离第一光刻胶层，使金属层表面粗糙化。
本发明实施例提供的一种对金属层表面粗糙化处理的方法，包括：在金属层表面形成第一光刻胶层，并对第一光刻胶层进行高温处理；剥离第一光刻胶层，使金属层表面粗糙化。本发明实施例中通过采用高温对光刻胶层进行处理，使得在剥离第一光刻胶层时，不容易脱落，增加了金属层表面的粗糙度，使得在对金属层刻蚀时，避免光刻胶容易脱落的问题。因此，本发明实施例中通过采用高温对光刻胶层进行处理，使得在剥离光刻胶层时增加了金属层表面的粗糙度，增加了后续在金属层表面进行构图时的附着力。
在具体实施例中，本发明实施例提供的上述对金属层表面粗糙化处理的方法中，步骤S101对第一光刻胶层进行高温处理，包括：对第一光刻胶层进行前烘、曝光显影以及后烘处理。具体地，采用在金属层的表面涂覆一整层的第一光刻胶层，并对第一光刻胶进行前烘、曝光显影和后烘处理，并直接将第一光刻胶层进行剥离，使得在后烘处理的高温情况下剥离第一光刻胶层，使金属层表面变得粗糙，增加了后续在金属层表面进行构图时的附着力。
在具体实施例中，本发明实施例提供的上述对金属层表面粗糙化处理的方法中，后烘处理的温度为110°-150°。后烘处理的温度不能过高，避免光刻胶的融化，后烘处理的温度不能过低，否则起不到固定光刻胶层与金属层表面之间的附着力。较佳地，后烘处理的温度可以控制在110°-150°之间，但不限于仅控制在110°-150°之间，可以根据实际操作情况进行控制。另外，后烘处理的时间可以根据实际金属层的尺寸进行控制，较佳地，后烘处理的时间可以为100s到200s之间。
实施例二
一般地，在制作薄膜晶体管过程中，源漏金属层金属层一般为双层MoNb/Cu或三层MoNb/Cu/MoNb组成，当源漏金属层为三层结构时，与光刻胶紧密接触的MoNb与光刻胶的粘附性不好，使得光刻胶位于源漏金属层上方容易脱落，当刻蚀源漏金属层时，容易将对源漏电极的图形所对应的源漏金属层被刻蚀，使得后续在等离子体处理(plasma处理)时，造成Cu表面被氧化的问题。因此，源漏金属层的金属材料为MoNb/Cu/MoNb三层结构时，光刻胶在MoNb表面的粘附力较低，在进行后续工艺Cu刻蚀的时候会出现光刻胶脱落(PR Peeling)的问题。
有鉴于此，基于同一发明思想，参见图2，本发明实施例还提供的薄膜晶体管的制作方法，包括：
S201、在衬底基板上形成氧化物半导体层和源漏金属层；
其中，本发明实施例提供的薄膜晶体管可以为顶栅型结构，或者底栅型结构。针对底栅型结构的薄膜晶体管，在衬底基板上形成氧化物半导体层的图形之前，还可以包括在衬底基板上形成栅极和栅极绝缘层的图形。
S202、采用本发明是实例提供的上述任一种的对金属层表面粗糙化处理的方法对源漏金属层的表面进行粗糙化处理；
S203、对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。
其中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
本发明实施例提供的一种薄膜晶体管的制作方法，包括：在衬底基板上形成氧化物半导体层和源漏金属层；对所述源漏金属层的表面进行粗糙化处理；对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。因此，本发明实施例中通过在源漏金属层的表面进行粗糙化处理之后，增加了源漏金属层表面的附着力，然后采用构图工艺在源漏金属层上进行涂覆光刻胶后，避免了光刻胶的脱落现象。
在具体实施例中，本发明实施例提供的上述制作方法中，步骤S202对源漏金属层的表面进行粗糙化处理，包括：在源漏金属层之上形成第一光刻胶层；对第一光刻胶依次进行前烘、曝光显影以及后烘处理；剥离第一光刻胶层。具体地，采用构图工艺对源漏金属层和氧化物半导体层进行构图之前，采用在源漏金属层的表面涂覆一整层的第一光刻胶层，并对第一光刻胶进行前烘、曝光显影和后烘处理，并直接将第一光刻胶层进行剥离，使得在后烘处理的高温情况下剥离第一光刻胶层，使源漏金属层表面变得粗糙，增加了后续在源漏金属层表面进行构图时的附着力。
具体地，在对第一光刻胶层进行涂覆之前还包括对源漏金属层表面的清洗工艺。
在具体实施例中，本发明实施例提供的上述制作方法中，对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案，包括：在经过粗糙处理后的源漏金属层之上形成第二光刻胶层；对第二光刻胶层进行曝光显影，形成第二光刻胶完全保留区域、第二光刻胶完全去除区域和第二光刻胶半保留区域，第二光刻胶半保留区域与沟道区域相对应，第二光刻胶完全保留区域与即将形成的源漏电极的图案相对应；对第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀，形成有源层的图形；灰化第二光刻胶层，使第二光刻胶层的半保留区域去除；对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀，形成源漏电极的图案。
具体地，在对源漏金属层之上形成第二光刻胶层之前，还包括对经过粗糙化处理的源漏金属层进行清洗。然后在源漏金属层的表面涂覆一整层的第二光刻胶层，通过曝光显影的工艺，将不属于薄膜晶体管的区域的第二光刻胶层去除，完全保留源漏电极的图案所对应的区域，半保留沟道区域所对应的第二光刻胶层。其中，沟道区域是指形成源漏极图形后，位于源极和漏极之间的区域。
在具体实施例中，本发明实施例提供的上述制作方法中，显影第二光刻胶层之后，且对源漏金属层进行刻蚀之前，该方法还包括：对显影后的第二光刻胶层进行后烘处理。具体地，为了避免在对第二光刻胶完全去除区域所对应的源漏金属层进行刻蚀前，第二光刻胶半保留区域和第二光刻胶完全保留区域的光刻胶进行脱落，增加了后烘处理的步骤，进一步增加了第二光刻胶层与源漏金属层表面之间的附着力。
在具体实施例中，本发明实施例提供的上述制作方法中，灰化第二光刻胶层之后，且对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀之前，该方法还包括：对灰化后的第二光刻胶层进行后烘处理。具体地，为了避免在对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀前，第二光刻胶完全保留区域的光刻胶层进行脱落，增加了后烘处理的步骤，进一步增加了第二光刻胶层与源漏金属层表面之间的附着力。
在具体实施例中，本发明实施例提供的上述制作方法中，后烘处理的温度为110°-150°。较佳地，后烘处理的温度不能过高，避免光刻胶的融化，后烘处理的温度不能过低，否则起不到固定光刻胶层与源漏金属层表面之间的附着力。较佳地，后烘处理的温度可以控制在110°-150°之间，但不限于仅控制在110°-150°之间，可以根据实际操作情况进行控制。另外，后烘处理的时间可以根据实际制作薄膜晶体管的尺寸进行控制，较佳地，后烘处理的时间可以为100s到200s之间。
在具体实施例中，本发明实施例提供的上述制作方法中，对第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀时，采用的过蚀时间为刻蚀干净第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层所用时长的5％-20％。
具体地，在对第二光刻胶完全去除区域所对应的源漏金属层进行刻蚀时，刻蚀干净第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层所用的时长为m，为了保证进一步刻蚀干净第二光刻胶完全去除区域所对应的源漏金属层，在制作工艺中需要进行一段时间的过刻蚀，从而保证对不需要的部分刻蚀干净。因此，本发明实施例中的过蚀时间，是指在刻蚀干净需要刻蚀的部分的膜层后另外增加的刻蚀时长。进一步，为了避免过蚀时间太长，导致源漏电极层的断线或者光刻胶的脱落，较佳地，采用的过蚀时间为刻蚀干净第二光刻胶完全去除区域所对应的源漏金属层所用时长的5％-20％。同理，在对源漏金属层下面的氧化物半导体层进行刻蚀时，所采用的过蚀时间为刻蚀干净第二光刻胶完全去除区域所对应的氧化物半导体层所用时长的5％-20％。
在具体实施例中，本发明实施例提供的上述制作方法中，对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，采用的过蚀时间为刻蚀干净第二光刻胶半保留区域所对应的源漏金属层所用时长0％-20％。
具体地，在对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，刻蚀干净第二光刻胶半保留区域所对应的源漏金属层所用的时长为n，为了保证进一步刻蚀干净第二光刻胶半保留区域所对应的源漏金属层，在制作工作中需要进行过刻蚀，从而保证对不需要的部分刻蚀干净。因此，本发明实施例中的过蚀时间，是指在刻蚀干净需要刻蚀的部分的膜层后另外增加的刻蚀时长，。进一步为了避免过蚀时间太长，导致源漏电极层的断线或者光刻胶的脱落。较佳地，在对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，可以不进行过刻蚀，即采用的过蚀时间为刻蚀干净第二光刻胶半保留区域所对应的源漏金属层所用时长的0％；或者，在对第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，可以对膜层进行过刻蚀，采用的过蚀时间为小于刻蚀干净第二光刻胶半保留区域所对应的源漏金属层所用时长的20％。
在具体实施例中，本发明实施例提供的上述制作方法中，形成源漏电极的图案之后，该方法还包括：剥离第二光刻胶层。
下面通过具体实施例详细描述本发明实施例提供的薄膜晶体管的制作方法。其中，薄膜晶体管的结构以底栅型结构为例。
步骤一、在衬底基板00上依次形成栅极01、栅极绝缘层02的图形，氧化物半导体层03以及位于氧化物半导体层03上方的源漏极金属层04，如图3(a)所示；
步骤二、在源漏金属层04表面形成第一光刻胶层05，如图3(b)所示；
步骤三、对第一光刻胶层05进行前烘、曝光显影后烘处理后，剥离第一光刻胶层05，使得源漏金属层表面变得粗糙，如图3(c)所示；
步骤四、在经过粗糙化处理之后的源漏金属层表面涂覆第二光刻胶层06，如图3(d)所示；
步骤五、对第二光刻胶层06进行曝光显影，形成第二光刻胶完全保留区域061、第二光刻胶完全去除区域062和第二光刻胶半保留区域063，第二光刻胶半保留区域063与沟道区域相对应，第二光刻胶完全保留区域061与即将形成的源漏电极的图案相对应，如图3(e)所示；
步骤六、对第二光刻胶层06进行后烘处理，后烘处理的温度为110°-150°；
步骤七、对第二光刻胶完全去除区域062所对应的源漏金属层和氧化物半导体层进行刻蚀，形成有源层031的图形，如图3(f)所示；
步骤八、对第二光刻胶层06进行后烘处理，后烘处理的温度为110°-150°；
步骤九、灰化第二光刻胶层06，使第二光刻胶半保留区域063的光刻胶层完全去除，并对第二光刻胶半保留区域所对应的源漏金属层04进行刻蚀，形成源电极041和漏电极042的图案，如图3(g)所示；
步骤十、剥离第二光刻胶层，如图3(h)所示。
通过上述步骤形成薄膜晶体管中每个膜层的结构均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
实施例三
基于同一发明思想，本发明实施例还提供了一种薄膜晶体管，包括采用本发明实施例提供的任一种的薄膜晶体管的制作方法制作的薄膜晶体管。
具体地，参见图4所示，本发明实施例提供了一种薄膜晶体管，包括衬底基板00，位于衬底基板00上层叠设置的栅极01、栅极绝缘层02、有源层031；薄膜晶体管还包括位于有源层031上方且与有源层电性相连的源电极041和漏电极042，以及位于源电极041和漏电极042上方的绝缘层07。
需要说明的是，本发明实施例提供的薄膜晶体管也可以采用上述薄膜晶体管的制作方法进行制作。且薄膜晶体管的实施例可以参见上述薄膜晶体管的制作方法，重复之处不再赘述。
实施例四
基于同一发明思想，参见图5，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的薄膜晶体管1。
其中，阵列基板中的薄膜晶体管包括如图3所示的薄膜晶体管的结构。
在具体实施例中，参见图5，本发明实施例提供的上述阵列基板中，还包括：位于绝缘层07上方层叠设置的平坦层08、公共电极层09、钝化层10和像素电极层11，其中，钝化层10中包括贯穿钝化层、平坦层、绝缘层用于连接像素电极和漏极的过孔12。
其中，过孔12可以在形成钝化层之后，通过一次刻蚀形成过孔的形状，从而进一步简化了掩膜版的个数以及掩膜版的复杂度。
具体地，本发明实施例提供的上述阵列基板可以应用于液晶显示面板，也可以应用于有机电致发光显示面板，在此不作限定。
当上述阵列基板应用于液晶显示面板时，像素电极指液晶显示面板中的像素电极，当上述阵列基板应用于有机电致发光显示面板时，像素电极可以指有机电极发光像素结构中的阴极层或阳极层。
综上所述，本发明实施例提供的一种对金属层表面粗糙化处理的方法，包括：在金属层表面形成第一光刻胶层，并对所述第一光刻胶层进行高温处理；剥离所述第一光刻胶层，使所述金属层表面粗糙化。因此，本发明实施例中通过采用高温对光刻胶层进行处理，使得在剥离光刻胶层时增加了金属层表面的粗糙度，增加了后续在金属层表面进行构图时的附着力。另外，本发明实施例提供的一种薄膜晶体管的制作方法，包括：在衬底基板上形成氧化物半导体层和源漏金属层；对所述源漏金属层的表面进行粗糙化处理；对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。因此，本发明实施例中通过在源漏金属层的表面进行粗糙化处理之后，增加了源漏金属层表面的附着力，然后采用构图工艺在源漏金属层上进行涂覆光刻胶后，避免了光刻胶的脱落现象。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种对金属层表面粗糙化处理的方法，其特征在于，该方法包括：
在金属层表面形成第一光刻胶层，并对所述第一光刻胶层进行高温处理；
剥离所述第一光刻胶层，使所述金属层表面粗糙化。
2.根据权利要求1所述的方法，其特征在于，对所述第一光刻胶层进行高温处理，包括：
对所述第一光刻胶层进行前烘、曝光显影以及后烘处理。
3.根据权利要求2所述的方法，其特征在于，所述后烘处理的温度为110°-150°。
4.一种薄膜晶体管的制作方法，其特征在于，该方法包括：
在衬底基板上形成氧化物半导体层和源漏金属层；
采用权利要求1-3任一权项所述的对金属层表面粗糙化处理的方法对所述源漏金属层进行粗糙化处理；
对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案。
5.根据权利要求4所述的方法，其特征在于，对经过粗糙化处理的源漏金属层以及氧化物半导体层进行构图工艺，形成源漏电极的图案和有源层的图案，包括：
在经过粗糙处理后的源漏金属层之上形成第二光刻胶层；
对所述第二光刻胶层进行曝光显影，形成第二光刻胶完全保留区域、第二光刻胶完全去除区域和第二光刻胶半保留区域，所述第二光刻胶半保留区域与沟道区域相对应，所述第二光刻胶完全保留区域与即将形成的源漏电极的图案相对应；
对所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀，形成有源层的图形；
灰化所述第二光刻胶层，使所述第二光刻胶层的半保留区域去除；
对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀，形成源漏电极的图案。
6.根据权利要求5所述的方法，其特征在于，显影所述第二光刻胶层之后，且对所述源漏金属层进行刻蚀之前，该方法还包括：
对显影后的第二光刻胶层进行后烘处理。
7.根据权利要求5所述的方法，其特征在于，灰化所述第二光刻胶层之后，且对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀之前，该方法还包括：
对灰化后的第二光刻胶层进行后烘处理。
8.根据权利要求5所述的方法，其特征在于，对所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层进行刻蚀时，采用的过蚀时间为刻蚀干净所述第二光刻胶完全去除区域所对应的源漏金属层和氧化物半导体层所用时长的5％-20％。
9.根据权利要求5所述的方法，其特征在于，对所述第二光刻胶半保留区域所对应的源漏金属层进行刻蚀时，采用的过蚀时间为刻蚀干净所述第二光刻胶半保留区域所对应的源漏金属层所用时长0％-20％。
10.一种薄膜晶体管，其特征在于，包括采用权利要求4-9任一权项所述的薄膜晶体管的制作方法制作的薄膜晶体管。
11.一种阵列基板，其特征在于，包括权利要求10所述的薄膜晶体管。
CN201710071436.3A 2017-02-09 2017-02-09 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 Expired - Fee Related CN106847704B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710071436.3A CN106847704B (zh) 2017-02-09 2017-02-09 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
US15/717,527 US10483129B2 (en) 2017-02-09 2017-09-27 Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710071436.3A CN106847704B (zh) 2017-02-09 2017-02-09 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法

Publications (2)

Publication Number Publication Date
CN106847704A true CN106847704A (zh) 2017-06-13
CN106847704B CN106847704B (zh) 2020-05-01

Family

ID=59121762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071436.3A Expired - Fee Related CN106847704B (zh) 2017-02-09 2017-02-09 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法

Country Status (2)

Country Link
US (1) US10483129B2 (zh)
CN (1) CN106847704B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545667A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 半导体结构及其形成方法
CN111244114A (zh) * 2020-02-10 2020-06-05 Tcl华星光电技术有限公司 显示面板
CN113053916A (zh) * 2021-03-10 2021-06-29 鄂尔多斯市源盛光电有限责任公司 一种显示基板及其制备方法、显示装置
CN114005807A (zh) * 2021-10-09 2022-02-01 江西蓝微电子科技有限公司 一种镀金钯铜基键合丝及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301973B (zh) * 2017-06-29 2021-04-13 惠科股份有限公司 一种阵列基板的制造方法及显示装置
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770523A (en) * 1996-09-09 1998-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removal of photoresist residue after dry metal etch
US20020079501A1 (en) * 2000-08-28 2002-06-27 Yoshihiro Okada Active matrix substrate, method of making the substrate, and display device
US6423650B2 (en) * 1999-08-09 2002-07-23 Advanced Micro Devices, Inc. Ultra-thin resist coating quality by increasing surface roughness of the substrate
CN1652350A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管及其制造方法
US7329934B1 (en) * 2002-03-29 2008-02-12 Cypress Semiconductor Corp. Smooth metal semiconductor surface and method for making the same
WO2007041040A3 (en) * 2005-09-30 2009-04-23 Tokyo Electron Ltd Gate dielectric material having reduced metal content
US20120313096A1 (en) * 2011-06-09 2012-12-13 Industry-Academics Cooperation Foundation, Yonsei University Oxide semiconductor composition and preparation method thereof, method of forming oxide semiconductor thin film, method of fabricating electronic device and electronic device fabricated thereby
CN103660575A (zh) * 2012-09-26 2014-03-26 兄弟工业株式会社 制造液体喷射装置、喷嘴板的方法和液滴喷射装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770523A (en) * 1996-09-09 1998-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removal of photoresist residue after dry metal etch
US6423650B2 (en) * 1999-08-09 2002-07-23 Advanced Micro Devices, Inc. Ultra-thin resist coating quality by increasing surface roughness of the substrate
US20020079501A1 (en) * 2000-08-28 2002-06-27 Yoshihiro Okada Active matrix substrate, method of making the substrate, and display device
US7329934B1 (en) * 2002-03-29 2008-02-12 Cypress Semiconductor Corp. Smooth metal semiconductor surface and method for making the same
CN1652350A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管及其制造方法
WO2007041040A3 (en) * 2005-09-30 2009-04-23 Tokyo Electron Ltd Gate dielectric material having reduced metal content
US20120313096A1 (en) * 2011-06-09 2012-12-13 Industry-Academics Cooperation Foundation, Yonsei University Oxide semiconductor composition and preparation method thereof, method of forming oxide semiconductor thin film, method of fabricating electronic device and electronic device fabricated thereby
CN103660575A (zh) * 2012-09-26 2014-03-26 兄弟工业株式会社 制造液体喷射装置、喷嘴板的方法和液滴喷射装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545667A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 半导体结构及其形成方法
CN111244114A (zh) * 2020-02-10 2020-06-05 Tcl华星光电技术有限公司 显示面板
CN111244114B (zh) * 2020-02-10 2023-10-17 Tcl华星光电技术有限公司 显示面板
CN113053916A (zh) * 2021-03-10 2021-06-29 鄂尔多斯市源盛光电有限责任公司 一种显示基板及其制备方法、显示装置
CN114005807A (zh) * 2021-10-09 2022-02-01 江西蓝微电子科技有限公司 一种镀金钯铜基键合丝及其制备方法

Also Published As

Publication number Publication date
CN106847704B (zh) 2020-05-01
US10483129B2 (en) 2019-11-19
US20180226269A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
CN106847704A (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
JP5593047B2 (ja) 液晶表示装置のアレイ基板の製造方法
WO2018176766A1 (zh) 显示基板的制备方法、阵列基板及显示装置
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
JP2010028122A5 (zh)
WO2014194605A1 (zh) 阵列基板、其制造方法及显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN107369715A (zh) 一种薄膜晶体管的制造方法
WO2015055030A1 (zh) 阵列基板及其制作方法、显示装置
WO2014000361A1 (zh) 一种阵列基板过孔的制作方法及阵列基板制作工艺
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN108538855B (zh) 一种阵列基板的制作方法
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
WO2015067069A1 (zh) 阵列基板的制作方法及通孔的制作方法
US20210225903A1 (en) Etching method, manufacturing method of thin film transistor, process device and display device
CN107611084A (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN109856908A (zh) 一种掩膜版、显示基板及其制备方法和显示装置
JP2002110631A (ja) 多層薄膜パターンの製造方法
WO2015000272A1 (zh) 裸眼3d功能面板的信号基板及其制造方法以及显示设备
CN106449519B (zh) 一种薄膜晶体管及制作方法、显示装置
CN107085335A (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200501

Termination date: 20220209