JPH01107597A - 多層配線基板の信号配線形成方法 - Google Patents

多層配線基板の信号配線形成方法

Info

Publication number
JPH01107597A
JPH01107597A JP26559487A JP26559487A JPH01107597A JP H01107597 A JPH01107597 A JP H01107597A JP 26559487 A JP26559487 A JP 26559487A JP 26559487 A JP26559487 A JP 26559487A JP H01107597 A JPH01107597 A JP H01107597A
Authority
JP
Japan
Prior art keywords
signal wiring
layer
metal layer
resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26559487A
Other languages
English (en)
Inventor
Yoshitsugu Okada
芳嗣 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26559487A priority Critical patent/JPH01107597A/ja
Publication of JPH01107597A publication Critical patent/JPH01107597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は有機絶縁膜を眉間絶縁に使用する多層配線基板
の信号配線形成方法に関する。
〔従来の技術〕
従来の有機絶縁膜を眉間絶縁に使用する多層配線基板の
信号配線形成方法は、以下に述べるような方法を用いて
いる。すなわち、下層の信号配線との接続部分にヴィア
ホールを有する有機絶縁膜上に金属薄膜を真空蒸着法ま
たはスパッタリング法によって形成した(金属薄膜形成
工程)後、感光性レジストを塗布して乾燥しく感光性レ
ジスト塗布工程)、この感光性レジストを所定のマスク
を介して露光して現像することによって上記の金属薄膜
のうち上層の信号配線を形成する部分を露出させ(金属
薄膜露出工程)、次に露出させた金属薄膜を電極として
電解めっきを施す(電解めっき工程)、これによって上
層の信号配線部分に相当する露出した金属薄膜上にめっ
きがつき、その他の部分は感光性レジストに覆われてい
るためめっきがつかず、上層の信号配線に相当部分にの
み導体層が形成される。このようにして所定の厚さの導
体層を形成した後レジストを剥離(レジスト剥離工程)
し、次に上記の導体層をエツチングレジストとして先に
めっき電極として使用した金属薄膜をエツチングする(
エツチング工程)ことによって上層の信号配線を形成し
ている。
〔発明が解決しようとする問題点〕
上述したような従来の多層配線基板の信号配線形成方法
は、感光性レジスト露光・現像して上層の信号配線のパ
ターンを形成するとき、ヴィアホールの内部に塗布され
たレジストが除去されるが、このとき、第2図(a)に
示すようなヴィアホール13の隅の部分にレジスト残渣
17が残りやすく、特にヴィアホールの内壁が垂直に近
い場合やヴィアホールが微細な程レジスト残渣17が残
りやすい。
このようなレジスト残渣の上にはめっきがつかないため
、その後のレジスト剥離工程においてこのレジスト残渣
が除去されたとき、第2図(b)に示すように金属薄膜
14が露出した露出部14aが生ずる。このような露出
部14aの金属薄膜は、基板表面に比べてエツチングさ
れにくいが、膜自体の厚さが薄いため、結局それ程他の
部分と変わらない時間でエツチングされて配線パターン
の断線となる。またレジスト剥離工程においてレジスト
残渣10が除去されなかった場合は、配線パターンの断
線とはならないが、その場合でも配線がごく薄い金属膜
でつながっている状態であるため、その後の製造工程に
おけるストレスによって配線パターンの断線をひきおこ
す原因となる。
このように、従来の多層配線基板の信号配線形成方法は
、ヴィアホールにおける配線パターンの断線による不良
を生じやすいという欠点を有している。
〔問題点を解決するための手段〕
本発明の多層配線基板の信号配線形成方法は、下層の信
号配線との接続部分にヴィアホールを有する有機絶縁膜
上に金属薄膜を形成する第一の工程と、この金属薄膜上
に導体金属層を形成する第二の工程と、この導体金属層
上に感光性レジストを塗布して乾燥する第三の工程と、
この感光性レジストを所定のマスクを用いて露光して現
像することによって上層の信号配線を形成する部分の前
記導体金属層を露出させる第四の工程と、電解めっき法
によって前記露出させた導体金属層上に前記上層の信号
配線を形成する第五の工程と、前記第五の工程の後前記
感光性レジストを除去する第六の工程と、前記上層の信
号配線をエツチングレジストとして前記感光性レジスト
を除去した部分の前記導体金属層および前記金属薄膜を
除去する第七の工程とを含んで構成される。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図(a)〜(g)は本発明の一実施例によって製造
した多層配線基板の一例を工程順に示した断面図である
第1図(a)において、多層配線基板10上に下層の信
号配線1と有機絶縁膜2とが形成されている。この下層
の信号配線1上の一部の上層の信号配線と接続する部分
には、有機絶縁膜2が形成されていないヴィアホール3
が設けられている。
次に、第1図(b)に示すように、これらの上に真空蒸
着法またはスパッタリング法によって金属薄膜4を形成
する。金属薄膜を形成するための金属としては、アルミ
ニウムまたはチタンまたはクロムまたはパラジウムまた
は銅等を用い、膜の厚さは数百〜数千オングストローム
である。第1図の例においては、クロムとパラジウムと
の2種の金属を用い、スパッタリング法によって合計約
2000オングストロームの厚さに形成している。
次に、第1図(c)に示すように、金属薄膜4の上に配
線に使用する金属、例えば金または銅を電解めっきによ
って被着した導体金属層5を形成する。この導体金属層
5の厚さは、下層の信号配線1の厚さの約115とする
。第1図の例においては、1〜2ミクロンメートルであ
る。
次に、第1図(d)に示すように、導体金属層5上に感
光性レジスト6を塗布して所定のマスクを介して露光し
て現像することにより、導体金属層の上部信号配線を形
成する部分を露出させる。
感光性レジストとしてはポジ形とネガ形のいずれでも支
障がなく、また液状タイプとドライフィルムタイプとの
いずれでもよい、これらは配線の幅や厚さに応じて適当
に選択する。この工程においては、ヴィアホール内にレ
ジスト残渣7が発生しやすい。
次に、第1図(e)に示すように、金属薄膜4と導体金
属層5とをめっき電極として電解めっき法によって導体
金属層5と同じ金属の上部信号配線8を形成する。この
上部信号配線8の厚さは、本例においては5〜10ミク
ロンメートルである。
次に、第1図(f)に示すように、感光性レジスト6を
溶剤によって剥離する。このときレジスト残渣7も同時
に除去される。このときの溶剤としては、そのレジスト
に専用の剥離液かメチルエチルケトンまたはキシレン等
を使用する。
続いて、上部信号配線8をエツチングレジストとして、
導体金属層5および金属薄膜4をエツチングする。この
時、レジスト残渣7にj−)で生じためっき不良部分も
その一部がエツチングされるが、他の部分に比べるとエ
ツチングされにくいため、第1[1(g)に示すように
、配線パターンの断線不良を起すことなく上部信号配線
8が形成される。
〔発明の効果〕
以上説明したように、本発明の多層配線基板の信号配線
形成方法は、めっき電極用の金属薄膜を被着した後その
上に導体金属層を薄くめっきし、その後に感光性レジス
トを用いて配線のバターニングを行なうことによって、
感光性レジストの残渣によるヴィアホール内部の配線パ
ターンの断線を防止することができるという効果があり
、従って品質のすぐれた多層配線基板を得ることができ
るという効果がある。
【図面の簡単な説明】
第1図(a)〜(g)は、本発明の多層配線基板の信号
配線形成方法の一実施例によって製造した多層配線基板
の一例を工程順に示した断面図、第2図(a)〜(b)
は、従来の多層配線基板の信号配線形成方法の一例によ
って製造した多層配線基板の主要工程における基板の状
態を示す断面図である。 1・11・・・下層の信号配線、2・12・・・有機絶
縁膜、3・13・・・ヴィアホール、4・14・・・金
属薄膜、5・・・導体金属層、6・・・感光性レジスト
、7・17・・・レジスト残渣、8・・・上部信号配線
、10・・・多層配線基板。

Claims (1)

    【特許請求の範囲】
  1.  下層の信号配線との接続部分にヴィアホールを有する
    有機絶縁膜上に金属薄膜を形成する第一の工程と、この
    金属薄膜上に導体金属層を形成する第二の工程と、この
    導体金属層上に感光性レジストを塗布して乾燥する第三
    の工程と、この感光性レジストを所定のマスクを用いて
    露光して現像することによって上層の信号配線を形成す
    る部分の前記導体金属層を露出させる第四の工程と、電
    解めっき法によって前記露出させた導体金属層上に前記
    上層の信号配線を形成する第五の工程と、前記第五の工
    程の後前記感光性レジストを除去する第六の工程と、前
    記上層の信号配線をエッチングレジストとして前記感光
    性レジストを除去した部分の前記導体金属層および前記
    金属薄膜を除去する第七の工程とを含むことを特徴とす
    る多層配線基板の信号配線形成方法。
JP26559487A 1987-10-20 1987-10-20 多層配線基板の信号配線形成方法 Pending JPH01107597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26559487A JPH01107597A (ja) 1987-10-20 1987-10-20 多層配線基板の信号配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26559487A JPH01107597A (ja) 1987-10-20 1987-10-20 多層配線基板の信号配線形成方法

Publications (1)

Publication Number Publication Date
JPH01107597A true JPH01107597A (ja) 1989-04-25

Family

ID=17419291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26559487A Pending JPH01107597A (ja) 1987-10-20 1987-10-20 多層配線基板の信号配線形成方法

Country Status (1)

Country Link
JP (1) JPH01107597A (ja)

Similar Documents

Publication Publication Date Title
CA1284692C (en) Multilayer interconnection system for multichip high performance semiconductor packaging
US4451554A (en) Method of forming thin-film pattern
US6020261A (en) Process for forming high aspect ratio circuit features
JPH01107597A (ja) 多層配線基板の信号配線形成方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP2002076575A (ja) 半導体装置用基板の製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
JPH02197148A (ja) 多層配線基板における配線形成方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPS62171194A (ja) マトリクス配線板
JP3141855B2 (ja) 半導体装置の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS6356718B2 (ja)
JPH0348489A (ja) 回路基板の製造方法
JPH02128448A (ja) 多層配線基板における配線形成方法
JPS6156879B2 (ja)
JPH02105596A (ja) 印刷配線板の製造方法
JPH0143476B2 (ja)
JPS59181031A (ja) 空中配線の形成方法
JPS58213451A (ja) 多層配線の形成法
JPH03263396A (ja) 多層配線基板のヴィアフィル形成方法
JPH03110835A (ja) 半導体装置の製造方法
JPH04256393A (ja) 混成集積回路基板の製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPS63120499A (ja) 多層配線基板の製造方法