JPS62109025A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPS62109025A JPS62109025A JP24892185A JP24892185A JPS62109025A JP S62109025 A JPS62109025 A JP S62109025A JP 24892185 A JP24892185 A JP 24892185A JP 24892185 A JP24892185 A JP 24892185A JP S62109025 A JPS62109025 A JP S62109025A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- transparent
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、液晶表示素子のセル構造に関するもので、特
に基板上での電極構成に関するものである。
に基板上での電極構成に関するものである。
［開示の概要］
本明細書及び図面は、液晶表示素子において少なくとも
一方の基板上の透明電極層を２層とし、かつ所定部分に
おいて導通させることにより、開口率を上げ、さらに電
極自体の抵抗値を低くするようにしたものである。
一方の基板上の透明電極層を２層とし、かつ所定部分に
おいて導通させることにより、開口率を上げ、さらに電
極自体の抵抗値を低くするようにしたものである。
［従来の技術］
従来、液晶セルの上下電極基板としては、０．３ｍｍ〜
２ｍｍ位の厚みのガラス基板上にＩＴＯ（Ｉｎｄｉｕｍ
−Ｔｉｎ−Ｏｘｉｄｅ）等の透明導電層を４００Ａ〜１
５００Ａ程度の厚みに真空蒸着、スパッタリング法など
で形成し、所定の電極形状にフォトエツチングして用い
てきた。
２ｍｍ位の厚みのガラス基板上にＩＴＯ（Ｉｎｄｉｕｍ
−Ｔｉｎ−Ｏｘｉｄｅ）等の透明導電層を４００Ａ〜１
５００Ａ程度の厚みに真空蒸着、スパッタリング法など
で形成し、所定の電極形状にフォトエツチングして用い
てきた。
［発明が解決しようとする問題点］
しかしながら、従来のような単層構造の電極では、エツ
チングに゛より電極を形成した場合、基板上の電極相互
間に電極の存在しない部分が存在し、マトリックス構成
した場合などに開口率の低下という問題を生じていた。
チングに゛より電極を形成した場合、基板上の電極相互
間に電極の存在しない部分が存在し、マトリックス構成
した場合などに開口率の低下という問題を生じていた。
これは特にＴＦＴ構成した場合に生じるＦＥＴ（ＴＰＴ
）による開口率の低下も含めて重要な問題となっていた
。さらに液晶基板の大型化や、解像度の向上に伴い電極
を高精細化すると、マトリックス電極の長さが増し、か
つ線幅が狭くなり、マトリックス電極上での抵抗の増加
が無視できなくなってくる。これらは電圧値の減衰や、
印加電圧波形のなまりなど、好ましくない結果をもたら
すものであった。これらの改善策としては、’ ＩＴＯ
の層厚を増して透明電極自体の面積抵抗を下げる方法が
あるが、この方法では１７０層による光量の減衰が多く
なり、ＴＮ液晶などの偏光子を２枚使用するようなタイ
プの表示装置には好ましくない。さらにはＡＰなどの金
属をＩＴＯ等の透明電極配線に一部重ねて形成すること
によって配線抵抗を低くする方法もあるが、この方法も
開口率の低下という点を避けられなかった。
）による開口率の低下も含めて重要な問題となっていた
。さらに液晶基板の大型化や、解像度の向上に伴い電極
を高精細化すると、マトリックス電極の長さが増し、か
つ線幅が狭くなり、マトリックス電極上での抵抗の増加
が無視できなくなってくる。これらは電圧値の減衰や、
印加電圧波形のなまりなど、好ましくない結果をもたら
すものであった。これらの改善策としては、’ ＩＴＯ
の層厚を増して透明電極自体の面積抵抗を下げる方法が
あるが、この方法では１７０層による光量の減衰が多く
なり、ＴＮ液晶などの偏光子を２枚使用するようなタイ
プの表示装置には好ましくない。さらにはＡＰなどの金
属をＩＴＯ等の透明電極配線に一部重ねて形成すること
によって配線抵抗を低くする方法もあるが、この方法も
開口率の低下という点を避けられなかった。
本発明は開口率が高く、かつＩＴＯ電極の配線抵抗の低
い液晶表示素子を提供することを目的とするものである
。
い液晶表示素子を提供することを目的とするものである
。
［問題点を解決するための手段］
本発明は、上下透明電極基板のうち少なくとも一方の基
板上に透明電極を２層に形成したものであり、具体的に
は上層に形成した透明電極層を、下層の透明電極層と下
層電極相互間の電極のない部分にそれぞれオーバーラツ
プするよう形成するとともに、２層の透明電極層を基板
上の所定部分で導通させたものである。また、本発明に
おいて用いられる電極パターンは、ストライプ状とする
ことが好ましい。
板上に透明電極を２層に形成したものであり、具体的に
は上層に形成した透明電極層を、下層の透明電極層と下
層電極相互間の電極のない部分にそれぞれオーバーラツ
プするよう形成するとともに、２層の透明電極層を基板
上の所定部分で導通させたものである。また、本発明に
おいて用いられる電極パターンは、ストライプ状とする
ことが好ましい。
［作 用］
下層電極相互間の電極のない部分にも上層の透明電極層
がオーバーラツプしているので、マトリクス構成した場
合でも開口率の低下を防ぐことができる。また、透明電
極層を２層とした分だけ電極断面積が大きくなるので、
電極自身の抵抗を下げることができる。
がオーバーラツプしているので、マトリクス構成した場
合でも開口率の低下を防ぐことができる。また、透明電
極層を２層とした分だけ電極断面積が大きくなるので、
電極自身の抵抗を下げることができる。
［実施例］
第１図は本発明の一実施例を示す図であり、ストライプ
状に形成された電極群と直交する線での基板断面図であ
る。第１図において、１１は第１層透明導電層、１２は
第２層透明導電層、１３は液晶配向膜、１４は第１層、
第２層間の絶縁層、１５はガラス基板である。第１図中
Ａの部分は従来の単層の電極構造とした場合の電極の存
在しない部分に相当するが、本発明においてはＡの部分
にも第１層透明導電層１１があり、さらに隣接する第２
層導電層１２とＢ部分で接続しているので、開口率の低
下を防ぐことができ、電極自身の抵抗を下げることがで
きる。
状に形成された電極群と直交する線での基板断面図であ
る。第１図において、１１は第１層透明導電層、１２は
第２層透明導電層、１３は液晶配向膜、１４は第１層、
第２層間の絶縁層、１５はガラス基板である。第１図中
Ａの部分は従来の単層の電極構造とした場合の電極の存
在しない部分に相当するが、本発明においてはＡの部分
にも第１層透明導電層１１があり、さらに隣接する第２
層導電層１２とＢ部分で接続しているので、開口率の低
下を防ぐことができ、電極自身の抵抗を下げることがで
きる。
上記構成による電極は次のようにして作製した。まず、
ガラス基板１５上にＩＴＯＭをスパッタリングにより形
成し、第１層透明電極層１１をエツチングした０次に、
絶縁膜１４となる５ｉ０２膜をスパッタリングにより第
１層透明電極層の相互間に選択的に形成した０次に第２
層目の透明電極層１２としてＩＴＯ１５ｊを形成し、さ
らにこの上に液晶配向膜１３を形成し、通常の基板と同
様な配向処理を行った。上記の処理において、５ｉ０２
膜は薄い方が好ましいが、第１層と第２層がこの５ｉ０
２．膜を介して重なり合う部分では、完全に絶縁されて
いることが必要となる。この場合、具体的な膜厚は成膜
条件によって異なり一部に限定されないが、およそ３０
００Ａあれば十分である。
ガラス基板１５上にＩＴＯＭをスパッタリングにより形
成し、第１層透明電極層１１をエツチングした０次に、
絶縁膜１４となる５ｉ０２膜をスパッタリングにより第
１層透明電極層の相互間に選択的に形成した０次に第２
層目の透明電極層１２としてＩＴＯ１５ｊを形成し、さ
らにこの上に液晶配向膜１３を形成し、通常の基板と同
様な配向処理を行った。上記の処理において、５ｉ０２
膜は薄い方が好ましいが、第１層と第２層がこの５ｉ０
２．膜を介して重なり合う部分では、完全に絶縁されて
いることが必要となる。この場合、具体的な膜厚は成膜
条件によって異なり一部に限定されないが、およそ３０
００Ａあれば十分である。
なお、透明電極層による透過率の低下の問題は、第１層
の透明電極部の面積の調整及びＩＴＯ膜厚の調整により
、従来程度に抑えることが可能である。
の透明電極部の面積の調整及びＩＴＯ膜厚の調整により
、従来程度に抑えることが可能である。
［発明の効果］
以上説明したように、本発明によれば、基板上において
透明導電膜を２層にし、かつパネル上の所定部分で導通
させたことにより、開口率を上げることができ、さらに
基板を大型化、高精細化した場合でも電極自体の抵抗値
の増大を防ぐことができる。
透明導電膜を２層にし、かつパネル上の所定部分で導通
させたことにより、開口率を上げることができ、さらに
基板を大型化、高精細化した場合でも電極自体の抵抗値
の増大を防ぐことができる。
第１図は本発明の―一実施例を示す図である。
１１・・・第１層透明導電層、
１２・・・第２層透明導電層、１３・・・液晶配向膜、
１４・・・絶縁膜、１５・・・ガラス基板。
１４・・・絶縁膜、１５・・・ガラス基板。
Claims (1)
- 【特許請求の範囲】 １）透明電極を形成した基板間に液晶物質を挟持してな
る液晶表示素子において、少なくとも一方の基板上の透
明電極層を２層構造にし、この２層の透明電極層を所定
部分で導通させたことを特徴とする液晶表示素子。 ２）基板上の電極パターンがストライプ状であることを
特徴とする特許請求の範囲第１項に記載の液晶表示素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248921A JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248921A JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109025A true JPS62109025A (ja) | 1987-05-20 |
| JP2520592B2 JP2520592B2 (ja) | 1996-07-31 |
Family
ID=17185398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248921A Expired - Lifetime JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520592B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073565A (ja) * | 1983-09-29 | 1985-04-25 | ジェコー株式会社 | 膜回路基板 |
| JPS6235330U (ja) * | 1985-08-19 | 1987-03-02 | ||
| JPS6279421A (ja) * | 1985-10-03 | 1987-04-11 | Seiko Epson Corp | カラ−液晶表示体 |
-
1985
- 1985-11-08 JP JP60248921A patent/JP2520592B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073565A (ja) * | 1983-09-29 | 1985-04-25 | ジェコー株式会社 | 膜回路基板 |
| JPS6235330U (ja) * | 1985-08-19 | 1987-03-02 | ||
| JPS6279421A (ja) * | 1985-10-03 | 1987-04-11 | Seiko Epson Corp | カラ−液晶表示体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2520592B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020132385A1 (en) | Method of manufacturing array substrate | |
| US5087113A (en) | Liquid crystal display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| EP2991121B1 (en) | Array substrate, method for manufacturing array substrate and display device | |
| US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| US20070139572A1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
| JPH0576613B2 (ja) | ||
| US5734448A (en) | LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPS62109025A (ja) | 液晶表示素子 | |
| JPH09101543A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2850177B2 (ja) | 液晶表示素子 | |
| JP3658260B2 (ja) | 液晶表示装置 | |
| US7830488B2 (en) | Liquid crystal display | |
| JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH10228032A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH06337437A (ja) | 液晶表示装置 |