JP2520592B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2520592B2 JP2520592B2 JP60248921A JP24892185A JP2520592B2 JP 2520592 B2 JP2520592 B2 JP 2520592B2 JP 60248921 A JP60248921 A JP 60248921A JP 24892185 A JP24892185 A JP 24892185A JP 2520592 B2 JP2520592 B2 JP 2520592B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent electrode
- liquid crystal
- electrode
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、液晶表示素子のセル構造に関するもので、
特に基板上の電極構成に関するものである。
特に基板上の電極構成に関するものである。
［開示の概要］ 本明細書及び図面は、液晶表示素子において少なくと
も一方の基板上の透明電極層を２層とし、かつ所定部分
において導通させることにより、開口率を上げ、さらに
電極自体の抵抗値を低くするようにしたものである。
も一方の基板上の透明電極層を２層とし、かつ所定部分
において導通させることにより、開口率を上げ、さらに
電極自体の抵抗値を低くするようにしたものである。
［従来の技術］ 従来、液晶セルの上下電極基板としては、0.3mm〜2mm
位の厚みのガラス基板上にITO（Indium−Tin−Oxide）
等の透明導電層を400Å〜1500Å程度の厚みに真空蒸
着、スパッタリング法などで形成し、所定の電極形状に
フォトエッチングして用いてきた。
位の厚みのガラス基板上にITO（Indium−Tin−Oxide）
等の透明導電層を400Å〜1500Å程度の厚みに真空蒸
着、スパッタリング法などで形成し、所定の電極形状に
フォトエッチングして用いてきた。
［発明が解決しようとする問題点］ しかしながら、従来のような単層構造の電極では、エ
ッチングにより電極を形成した場合、基板上の電極相互
間に電極の存在しない部分が存在し、マトリックス構成
した場合などに開口率の低下という問題を生じていた。
これは特にTFT構成した場合に生じるFET（TFT）による
開口率の低下も含めて重要な問題となっていた。さらに
液晶基板の大型化や、解像度の向上に伴い電極を高精細
化すると、マトリックス電極の長さが増し、かつ線幅が
狭くなり、マトリックス電極上での抵抗の増加が無視で
きなくなってくる。これらは電圧値の減衰や、印加電圧
波形のなまりなど、好ましくない結果をもたらすもので
あった。これらの改善策としては、ITOの層厚を増して
透明電極自体の面積抵抗を下げる方法があるが、この方
法ではITO層による光量の減衰が多くなり、TN液晶など
の偏光子を２枚使用するようなタイプの表示装置には好
ましくない。さらにはAlなどの金属をITO等の透明電極
配線に一部重ねて形成することによって配線抵抗を低く
する方法もあるが、この方法も開口率の低下という点に
避けられなかった。
ッチングにより電極を形成した場合、基板上の電極相互
間に電極の存在しない部分が存在し、マトリックス構成
した場合などに開口率の低下という問題を生じていた。
これは特にTFT構成した場合に生じるFET（TFT）による
開口率の低下も含めて重要な問題となっていた。さらに
液晶基板の大型化や、解像度の向上に伴い電極を高精細
化すると、マトリックス電極の長さが増し、かつ線幅が
狭くなり、マトリックス電極上での抵抗の増加が無視で
きなくなってくる。これらは電圧値の減衰や、印加電圧
波形のなまりなど、好ましくない結果をもたらすもので
あった。これらの改善策としては、ITOの層厚を増して
透明電極自体の面積抵抗を下げる方法があるが、この方
法ではITO層による光量の減衰が多くなり、TN液晶など
の偏光子を２枚使用するようなタイプの表示装置には好
ましくない。さらにはAlなどの金属をITO等の透明電極
配線に一部重ねて形成することによって配線抵抗を低く
する方法もあるが、この方法も開口率の低下という点に
避けられなかった。
本発明は開口率が高く、かつITO電極の配線抵抗の低
い液晶表示素子を提供することを目的とするものであ
る。
い液晶表示素子を提供することを目的とするものであ
る。
［問題点を解決するための手段］ 本発明は、上下透明電極基板のうち少なくとも一方の
基板上に複数個の透明電極からなる電極群を２層に形成
したものであり、具体的には上層に形成した透明電極層
を、下層の透明電極層と下層電極相互間の電極のない部
分にそれぞれオーバーラップするよう形成するととも
に、２層の透明電極層を基板上の所定部分で導通させた
ものである。また、本発明において用いられる電極パタ
ーンは、ストライプ状とすることが好ましい。
基板上に複数個の透明電極からなる電極群を２層に形成
したものであり、具体的には上層に形成した透明電極層
を、下層の透明電極層と下層電極相互間の電極のない部
分にそれぞれオーバーラップするよう形成するととも
に、２層の透明電極層を基板上の所定部分で導通させた
ものである。また、本発明において用いられる電極パタ
ーンは、ストライプ状とすることが好ましい。
［作 用］ 下層電極相互間の電極のない部分にも上層の透明電極
層がオーバーラップしているので、マトリクス構成した
場合でも開口率の低下を防ぐことができる。また、透明
電極層を２層とした分だけ電極断面積が大きくなるの
で、電極自身の抵抗を下げることができる。
層がオーバーラップしているので、マトリクス構成した
場合でも開口率の低下を防ぐことができる。また、透明
電極層を２層とした分だけ電極断面積が大きくなるの
で、電極自身の抵抗を下げることができる。
［実施例］ 第１図は本発明の一実施例を示す図であり、ストライ
プ状に形成された電極群と直交する線での基板断面図で
ある。第１図において、11は第１層透明導電層、12は第
２層透明導電層、13は液晶配向膜、14は第１層、第２層
間の絶縁層、15はガラス基板である。第１図中Ａの部分
は従来の単層の電極構造とした場合の電極の存在しない
部分に相当するが、本発明においてはＡの部分にも第１
層透明導電層11があり、さらに隣接する第２層導電層12
とＢ部分で接続しているので、開口率の低下を防ぐこと
ができ、電極自身の抵抗を下げることができる。
プ状に形成された電極群と直交する線での基板断面図で
ある。第１図において、11は第１層透明導電層、12は第
２層透明導電層、13は液晶配向膜、14は第１層、第２層
間の絶縁層、15はガラス基板である。第１図中Ａの部分
は従来の単層の電極構造とした場合の電極の存在しない
部分に相当するが、本発明においてはＡの部分にも第１
層透明導電層11があり、さらに隣接する第２層導電層12
とＢ部分で接続しているので、開口率の低下を防ぐこと
ができ、電極自身の抵抗を下げることができる。
上記構成による電極は次のようにして作製した。ま
ず、ガラス基板15上にITO膜をスパッタリングにより形
成し、第１層透明電極層11をエッチングした。次に、絶
縁膜14となるSiO2膜をスパッタリングによる第１層透明
電極層の相互間に選択的に形成した。次に第２層目の透
明電極層12としてITO膜を形成し、さらにこの上に液晶
配向膜13を形成し、通常の基板と同様な配向処理を行っ
た。上記の処理において、SiO2膜は薄い方が好ましい
が、第１層と第２層がこのSiO2膜を介して重なり合う部
分では、完全に絶縁されていることが必要となる。この
場合、具体的な膜厚は成膜条件によって異なり一概に限
定されないが、およそ3000Åあれば十分である。
ず、ガラス基板15上にITO膜をスパッタリングにより形
成し、第１層透明電極層11をエッチングした。次に、絶
縁膜14となるSiO2膜をスパッタリングによる第１層透明
電極層の相互間に選択的に形成した。次に第２層目の透
明電極層12としてITO膜を形成し、さらにこの上に液晶
配向膜13を形成し、通常の基板と同様な配向処理を行っ
た。上記の処理において、SiO2膜は薄い方が好ましい
が、第１層と第２層がこのSiO2膜を介して重なり合う部
分では、完全に絶縁されていることが必要となる。この
場合、具体的な膜厚は成膜条件によって異なり一概に限
定されないが、およそ3000Åあれば十分である。
なお、透明電極層による透過率の低下の問題は、第１
層の透明電極部の面積の調整及びITO膜圧の調整によ
り、従来程度に抑えることが可能である。
層の透明電極部の面積の調整及びITO膜圧の調整によ
り、従来程度に抑えることが可能である。
［発明の効果］ 以上説明したように、本発明によれば、基板上におい
て透明導電膜を２層にし、かつパネル上の所定部分で導
通させたことにより、開口率を上げることができ、さら
に基板を大型化、高精細化した場合でも電極自体の抵抗
値の増大を防ぐことができる。
て透明導電膜を２層にし、かつパネル上の所定部分で導
通させたことにより、開口率を上げることができ、さら
に基板を大型化、高精細化した場合でも電極自体の抵抗
値の増大を防ぐことができる。
第１図は本発明の一実施例を示す図である。 11……第１層透明導電層、 12……第２層透明導電層、13……液晶配向膜、 14……絶縁膜、15……ガラス基板。
Claims (1)
- 【請求項１】透明電極を形成した基板間に液晶物質を挟
持してなる液晶表示素子において、少なくとも一方の基
板の透明電極が、上層及び下層の２層構造を有する複数
個の透明電極からなる電極群であり、個々の透明電極に
おいて、上層透明電極層が下層透明電極層をオーバラッ
プして接することで互いに導通され、且つ、上層透明電
極層が、対応する下層透明電極層と該電極層に隣に位置
する下層透明電極層との間隙部に絶縁層を介してオーバ
ーラップしていることを特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248921A JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248921A JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109025A JPS62109025A (ja) | 1987-05-20 |
| JP2520592B2 true JP2520592B2 (ja) | 1996-07-31 |
Family
ID=17185398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248921A Expired - Lifetime JP2520592B2 (ja) | 1985-11-08 | 1985-11-08 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520592B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073565A (ja) * | 1983-09-29 | 1985-04-25 | ジェコー株式会社 | 膜回路基板 |
| JPS6235330U (ja) * | 1985-08-19 | 1987-03-02 | ||
| JPH0762751B2 (ja) * | 1985-10-03 | 1995-07-05 | セイコーエプソン株式会社 | カラ−液晶表示体 |
-
1985
- 1985-11-08 JP JP60248921A patent/JP2520592B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62109025A (ja) | 1987-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0318224B1 (en) | An active matrix substrate for liquid crystal display | |
| US5028122A (en) | Liquid crystal active-matrix display device | |
| JP3613573B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3740513B2 (ja) | フリンジフィールド駆動液晶表示装置及びその製造方法 | |
| US5302987A (en) | Active matrix substrate including connecting electrode with extended portion | |
| US5087113A (en) | Liquid crystal display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JPH0576613B2 (ja) | ||
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001142092A (ja) | 液晶表示装置とその製造方法 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP2520592B2 (ja) | 液晶表示素子 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| KR100586244B1 (ko) | 액정표시장치및그제조방법 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JP3603656B2 (ja) | 表示用電極基板の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP3658260B2 (ja) | 液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP2001109015A (ja) | 液晶表示パネル | |
| JPS5982769A (ja) | 薄膜シリコントランジスタ | |
| JP3222649B2 (ja) | ２端子非線形素子 |