JPS62106647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62106647A JPS62106647A JP24735485A JP24735485A JPS62106647A JP S62106647 A JPS62106647 A JP S62106647A JP 24735485 A JP24735485 A JP 24735485A JP 24735485 A JP24735485 A JP 24735485A JP S62106647 A JPS62106647 A JP S62106647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal layer
- wiring metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、配線層を有する半導体装置の製造方法に係
り、特にその配線層の上の保護膜、あるいは配線層が多
段に形成された多層配線構造の場合の眉間絶縁膜および
その上の配線層の段差被渾性の改善に関するものである
。
り、特にその配線層の上の保護膜、あるいは配線層が多
段に形成された多層配線構造の場合の眉間絶縁膜および
その上の配線層の段差被渾性の改善に関するものである
。
第２図は従来の多層配線を有する半導体装置の製造方法
の一例を示す断面図であり、図において、１は配線を形
成する的の素子形成および配線接続用窓形成まで完了し
た半導体基板、２は一層目の配線層、３はレジストパタ
−ン、４は層間絶縁膜、５は二層目の配線層である。
の一例を示す断面図であり、図において、１は配線を形
成する的の素子形成および配線接続用窓形成まで完了し
た半導体基板、２は一層目の配線層、３はレジストパタ
−ン、４は層間絶縁膜、５は二層目の配線層である。
次に製造方法について説明ずろ。第２図（ａ）において
、半導体基板１上に配線材料によって一層目の配線層２
を形成する。その後、写真製版工程にて、配線バク〜シ
の７オ）−レレストを形成してし・レストパターン３を
形成する。次いで、第２図（ｂ）において、レジストパ
ターン３をマスクにして、一層目の配Ｒ層２を選択エツ
チングする。次いで、第２図（Ｃ）において、しジスＩ
・パターン３を除去すると一層目の配線層２が形成され
ろ。次いて、第２１図＜ｄ）において、層間絶縁膜４を
形成し Ｉ：’？間連絡用窓（図示せず）を形成した後
、第２図（ｅ）において、二層目の配線層５を形成する
。
、半導体基板１上に配線材料によって一層目の配線層２
を形成する。その後、写真製版工程にて、配線バク〜シ
の７オ）−レレストを形成してし・レストパターン３を
形成する。次いで、第２図（ｂ）において、レジストパ
ターン３をマスクにして、一層目の配Ｒ層２を選択エツ
チングする。次いで、第２図（Ｃ）において、しジスＩ
・パターン３を除去すると一層目の配線層２が形成され
ろ。次いて、第２１図＜ｄ）において、層間絶縁膜４を
形成し Ｉ：’？間連絡用窓（図示せず）を形成した後
、第２図（ｅ）において、二層目の配線層５を形成する
。
従来の多層配線構造を有する半導体装置は以上のような
製造方法によっていたので、一層目の配線層２には、そ
のエツチングの方法にかかわらず、その断面に必ず「か
ど」が存在しているため、その上の層間絶縁膜４．二層
目の配線層５．さらにその上の膜の段差被覆性（ステッ
プカバレッジ）が悪く、二層目の配線層５が段差部で断
線する等の問題点かぁ−、た。
製造方法によっていたので、一層目の配線層２には、そ
のエツチングの方法にかかわらず、その断面に必ず「か
ど」が存在しているため、その上の層間絶縁膜４．二層
目の配線層５．さらにその上の膜の段差被覆性（ステッ
プカバレッジ）が悪く、二層目の配線層５が段差部で断
線する等の問題点かぁ−、た。
この発明は、上記のような問題点を解消するためになさ
れたもので、二層目以降の配線層の段差被覆性を著しく
改善した半導体装置の製造方法を７１）ることを目的と
する。
れたもので、二層目以降の配線層の段差被覆性を著しく
改善した半導体装置の製造方法を７１）ることを目的と
する。
この発明に係る配線層を有する半導体装置の製造方法は
、半導体基板上全面に下層の配線金属層を形成し、その
上に異なる金属からなる上層の配線金属層を形成し、次
に上層の配線金属層のパターンを選択エツチングにより
形成しその後、下層の配線金属層の配線パターンが、上
層の配線金属層の配線パターンよりも小さくなる、よう
にサイドエツチングする工程を施したものである。
、半導体基板上全面に下層の配線金属層を形成し、その
上に異なる金属からなる上層の配線金属層を形成し、次
に上層の配線金属層のパターンを選択エツチングにより
形成しその後、下層の配線金属層の配線パターンが、上
層の配線金属層の配線パターンよりも小さくなる、よう
にサイドエツチングする工程を施したものである。
この発明においては、二層構造の配線層のうち下層の配
線金属層をサイドエツチングした後、層間絶縁膜等の所
要の膜を形成する際に、その膜の応力により、下層の配
線金属層の断面に「かど」がなくなり、その上の層間絶
縁膜等の段差被覆性が著しく改善される。
線金属層をサイドエツチングした後、層間絶縁膜等の所
要の膜を形成する際に、その膜の応力により、下層の配
線金属層の断面に「かど」がなくなり、その上の層間絶
縁膜等の段差被覆性が著しく改善される。
第１図（ａ）〜（［）はこの発明の半導体装置の製造工
程の一実施例を示す断面図である。第１図において、１
は素子形成および配線接続用窓形成まで完了した半導体
基板、２は前記半導体基板１上全面に形成された二層目
の配線層で、異なる金属の上下の配線金属層２ａ、２ｂ
の二層構造からなる。
程の一実施例を示す断面図である。第１図において、１
は素子形成および配線接続用窓形成まで完了した半導体
基板、２は前記半導体基板１上全面に形成された二層目
の配線層で、異なる金属の上下の配線金属層２ａ、２ｂ
の二層構造からなる。
３は前記上層の配線金属層２ｂ上に形成されたフォトＬ
・シストのレジストパターン、４はＪｆｆｉ 間絶、Ｉ
ｔ膜、５ば二層目の配線層である。
・シストのレジストパターン、４はＪｆｆｉ 間絶、Ｉ
ｔ膜、５ば二層目の配線層である。
次に製造工程について説明する。
まず第１図（、）において、半導体基板１上全面に異な
る金属の二層構造の下層、上層の配線金属Ｊ５２ｎ、２
ｂを形成する。その後、写真製版工程にて、配線パター
゛ノのレジス）・パターン３を形成ずろ。次いで、第１
図（ｂ）において、レジストパターン３をマスクにして
、二層構造の上層の配線金属！ ２ ｂを選択エツチン
グする。次に、第１図（ｅ）において、レジストパター
ン３および上層の配線金属層２ｂをマスクにして、二層
構造の下層の配線金属層２ａを選択エツチングする。こ
の時、下層の配線金属層２ａは、上層の配線金属層２ｂ
よりも小さくなるようにサイドエツチングが施される。
る金属の二層構造の下層、上層の配線金属Ｊ５２ｎ、２
ｂを形成する。その後、写真製版工程にて、配線パター
゛ノのレジス）・パターン３を形成ずろ。次いで、第１
図（ｂ）において、レジストパターン３をマスクにして
、二層構造の上層の配線金属！ ２ ｂを選択エツチン
グする。次に、第１図（ｅ）において、レジストパター
ン３および上層の配線金属層２ｂをマスクにして、二層
構造の下層の配線金属層２ａを選択エツチングする。こ
の時、下層の配線金属層２ａは、上層の配線金属層２ｂ
よりも小さくなるようにサイドエツチングが施される。
これはその二層構造の配線金属層２ａ、２ｂが異なる金
属で形成されているので容易に実現できる。次いで、第
１図（ｄ）において、レジストパターン３を除去すると
二層構造の配線金属層２ａ。
属で形成されているので容易に実現できる。次いで、第
１図（ｄ）において、レジストパターン３を除去すると
二層構造の配線金属層２ａ。
２ｂの配線パターンが形成される。次に、第１図（ｃ）
において、眉間絶縁膜４を形成すると、その層間絶縁膜
４の応力により、上層の配線金属層２ｂが丘から押され
、断面の「かど」がなくなった一層目の配線層２が形成
されるため、層間絶縁膜４の段差被覆性は著しく改善さ
れる。次いで、第１図（ｆ）において、二層目の配線層
５を形成する。
において、眉間絶縁膜４を形成すると、その層間絶縁膜
４の応力により、上層の配線金属層２ｂが丘から押され
、断面の「かど」がなくなった一層目の配線層２が形成
されるため、層間絶縁膜４の段差被覆性は著しく改善さ
れる。次いで、第１図（ｆ）において、二層目の配線層
５を形成する。
乙の時も同様に段差被覆性は著しく改善され、従来の問
題点であっｌこ段差部での断線はなくなる。
題点であっｌこ段差部での断線はなくなる。
またさらに二層目の配線層５の上に形成されろ保護膜の
段差被覆性も著しく改善され、その半導体装置の信頼性
が一段と向上する。
段差被覆性も著しく改善され、その半導体装置の信頼性
が一段と向上する。
なお、上記実施例では、二層配Ｓ構造の配線層２．５を
形成する場合を示したが、この発明は三層以上の多層配
線構造の場合も同様に形成できろ。
形成する場合を示したが、この発明は三層以上の多層配
線構造の場合も同様に形成できろ。
また配線層２だけの単層配線構造の場合も同様に、配線
層２に形成される保護膜の段差被覆性が著しく改善され
上記実施例と同様の効果を奏する。
層２に形成される保護膜の段差被覆性が著しく改善され
上記実施例と同様の効果を奏する。
この発明は以上説明したとおり、半導体基板上に形成さ
れろ二層目の配線層を異なる金属からなる下層と上層の
配線金属層で形成して二層構造とし、下層の配線金属層
を上層の配線金Ｒ層より小さくなるようにサイドエツチ
ングを施して配線パターンを形成した後、その上に所要
の膜を形成するようにしたので、二層構造の配線層のう
ち上層の配線金属層の断面の「かど」は膜形成時の応力
によりなくなり「かど」のない一層目の配線層が形成さ
れることから、段差被覆性が著しく改善される。したが
って、その上に多層配線層を形成する場合でも眉間絶縁
膜およびその上の配線層の段差部での断線がなくなり、
また保護膜の段差被覆性も著しく改善され、信頼性の高
い半導体装置が得られる効果がある。
れろ二層目の配線層を異なる金属からなる下層と上層の
配線金属層で形成して二層構造とし、下層の配線金属層
を上層の配線金Ｒ層より小さくなるようにサイドエツチ
ングを施して配線パターンを形成した後、その上に所要
の膜を形成するようにしたので、二層構造の配線層のう
ち上層の配線金属層の断面の「かど」は膜形成時の応力
によりなくなり「かど」のない一層目の配線層が形成さ
れることから、段差被覆性が著しく改善される。したが
って、その上に多層配線層を形成する場合でも眉間絶縁
膜およびその上の配線層の段差部での断線がなくなり、
また保護膜の段差被覆性も著しく改善され、信頼性の高
い半導体装置が得られる効果がある。
方法の一実施例の工程を示す断面図、第２図（ａ）〜（
ｅｌは従来の半導体装置の製造方法の工程を示す断面図
である。
ｅｌは従来の半導体装置の製造方法の工程を示す断面図
である。
図において、１は半導体基板、２は一層目の配線層、２
ａは下層の配線金属層、２ｂは上層の配線金属層、３は
レジストパターン、４は層間絶縁膜、５１よ二層口の配
線層である。
ａは下層の配線金属層、２ｂは上層の配線金属層、３は
レジストパターン、４は層間絶縁膜、５１よ二層口の配
線層である。
なお、各図中の同一符号は同一または相当部分を示す。
代理人 大 岩 増 雄 （外２名）第１図
第２図
Claims (1)
- 半導体基板上に単層または多層の配線層を有する半導体
装置の製造方法において、前記半導体基板上全面に下層
の配線金属層を形成し、その上に異なる金属からなる上
層の配線金属層を形成した後、レジストパターンをマス
クとして前記上層の配線金属層をエッチングし、その後
、下層の配線金属層を前記上層の配線金属層より小さく
なるようにサイドエッチングして配線パターンを形成し
、二層構造の一層目の配線層とし、次いでその上に保護
膜を形成するか、または層間絶縁膜を介して多層の配線
層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24735485A JPS62106647A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24735485A JPS62106647A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62106647A true JPS62106647A (ja) | 1987-05-18 |
Family
ID=17162164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24735485A Pending JPS62106647A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62106647A (ja) |
-
1985
- 1985-11-05 JP JP24735485A patent/JPS62106647A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63268258A (ja) | 半導体装置 | |
| JPS62106647A (ja) | 半導体装置の製造方法 | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS58168241A (ja) | 薄膜構造の集積回路装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPS6257100B2 (ja) |