JPS62104332A - 複合タイムスロツト変換装置 - Google Patents
複合タイムスロツト変換装置Info
- Publication number
- JPS62104332A JPS62104332A JP24537985A JP24537985A JPS62104332A JP S62104332 A JPS62104332 A JP S62104332A JP 24537985 A JP24537985 A JP 24537985A JP 24537985 A JP24537985 A JP 24537985A JP S62104332 A JPS62104332 A JP S62104332A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- signal
- converter
- conversion
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割多重化されたディジタル信号のタイムス
ロット変換装置に関し、特に２種類の信号帯域を有する
ディジタル多重化信号の複合タイムスロット変換装置に
関する。
ロット変換装置に関し、特に２種類の信号帯域を有する
ディジタル多重化信号の複合タイムスロット変換装置に
関する。
従来、この種の複合タイムスロット変換装置はＷＩＪ３
図に示すようなものが利用されてきた。広帯域信号と狭
帯域信号が時分割多重化されたディジタル入力信号１８
は広帯域信号用のタイムスロット変換器１１と狭帯域信
号用のタイムスロット変換器１３にてそれぞれタイムス
ロット変換される。タイムスロット変換器１１．１３を
同じ速度で動作させるために狭帯域信号用のタイムスロ
ット変換器１３の前後に速度変換器１２．１４が設けら
れている。タイムスロット変換された広帯域信号と狭帯
域信号は多重化回路１５で多重化され、ディジタル出力
信号１７となる。
図に示すようなものが利用されてきた。広帯域信号と狭
帯域信号が時分割多重化されたディジタル入力信号１８
は広帯域信号用のタイムスロット変換器１１と狭帯域信
号用のタイムスロット変換器１３にてそれぞれタイムス
ロット変換される。タイムスロット変換器１１．１３を
同じ速度で動作させるために狭帯域信号用のタイムスロ
ット変換器１３の前後に速度変換器１２．１４が設けら
れている。タイムスロット変換された広帯域信号と狭帯
域信号は多重化回路１５で多重化され、ディジタル出力
信号１７となる。
上述した従来の複合タイムスロット変換装置は、広帯域
信号と狭帯域信号が時分割多重化されたディジタル信号
を、それぞれタイムスロット変換する前に分岐し、タイ
ムスロット変換後、広帯域信号と狭帯域信号を多重化す
るものであり、この広帯域信号および狭帯域信号はその
多重化タイムスロットが制限され、このことが伝送路上
の多重化収容効率の低下をもたらすという欠点がある。
信号と狭帯域信号が時分割多重化されたディジタル信号
を、それぞれタイムスロット変換する前に分岐し、タイ
ムスロット変換後、広帯域信号と狭帯域信号を多重化す
るものであり、この広帯域信号および狭帯域信号はその
多重化タイムスロットが制限され、このことが伝送路上
の多重化収容効率の低下をもたらすという欠点がある。
本発明の複合タイムスロット変換装置は１時分割多重化
された第１の信号系列をタイムスロット変換し、かつ前
記第１の信号系列の空きタイムスロットに第２の信号系
列を分岐出力する第１のタイムスロット変換器と、前記
第２の信号系列を速度変換する第１の速度変換器と、該
第１の速度変換器の出力をタイムスロット変換する第２
のタイムスロット変換器と、該第２のタイムスロット変
換器の出力を前記空きタイムスロットに多重化するため
の第２の速度変換器および多重化回路を有する。
された第１の信号系列をタイムスロット変換し、かつ前
記第１の信号系列の空きタイムスロットに第２の信号系
列を分岐出力する第１のタイムスロット変換器と、前記
第２の信号系列を速度変換する第１の速度変換器と、該
第１の速度変換器の出力をタイムスロット変換する第２
のタイムスロット変換器と、該第２のタイムスロット変
換器の出力を前記空きタイムスロットに多重化するため
の第２の速度変換器および多重化回路を有する。
このように、まず、時分割多重化されたディジタル信号
の広帯域信号（第１の信号系列）をタイムスロット変換
するとともに、狭帯域信号（第２の信号系列）を広帯域
信号の空きタイムスロットに分岐出力し、この分岐出力
された狭帯域信号を速度変換、タイムスロット変換、速
度変換して前記空きタイムスロットに多重化することに
より、広帯域信号と狭帯域信号がともに時分割多重化さ
れたディジタル信号で広帯域信号と狭帯域信号のそれぞ
れのタイムスロットを自由に配置可能となり、このこと
により伝送路上の多重化収容効率を一層向上でき、ひい
ては通信コストが低減される。
の広帯域信号（第１の信号系列）をタイムスロット変換
するとともに、狭帯域信号（第２の信号系列）を広帯域
信号の空きタイムスロットに分岐出力し、この分岐出力
された狭帯域信号を速度変換、タイムスロット変換、速
度変換して前記空きタイムスロットに多重化することに
より、広帯域信号と狭帯域信号がともに時分割多重化さ
れたディジタル信号で広帯域信号と狭帯域信号のそれぞ
れのタイムスロットを自由に配置可能となり、このこと
により伝送路上の多重化収容効率を一層向上でき、ひい
ては通信コストが低減される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の複合タイムスロット変換装置の一実施
例を示すブロック図、第２図はその動作を示すタイミン
グ図である。
例を示すブロック図、第２図はその動作を示すタイミン
グ図である。
本実施例の複合タイムスロット変換装置は、時分割多重
化された入力ディジタル信号６の広帯域信号をタイムス
ロット変換し、かつ広帯域信号の空きタイムスロットに
狭帯域信号を分岐出力するタイムスロット変換器ｌと、
狭帯域信号を速度変換する速度変換器２と、速度変換器
２の出力８をタイムスロット変換するタイムスロット変
換器３と、タイムスロット変換器３の出力を前記空きタ
イムスロットに多重化するための速度変換器４および多
重化回路５を有する。
化された入力ディジタル信号６の広帯域信号をタイムス
ロット変換し、かつ広帯域信号の空きタイムスロットに
狭帯域信号を分岐出力するタイムスロット変換器ｌと、
狭帯域信号を速度変換する速度変換器２と、速度変換器
２の出力８をタイムスロット変換するタイムスロット変
換器３と、タイムスロット変換器３の出力を前記空きタ
イムスロットに多重化するための速度変換器４および多
重化回路５を有する。
次に、本実施例の動作を説明する。
広帯域信号と狭帯域信号が時分割多重化されたディジタ
ル入力信号６は多重化回路５を介して広帯域信号用のタ
イムスロット変換器ｌに入力され、すべてのタイムスロ
ット上の信号は広帯域信号としてタイムスロット変換さ
れてディジタル出力信号７を得る。第２図でａ１→ｂ３
（広帯域信号）、 ａ６→ｂｑ （複数の狭帯域信号
を１つの広帯域信号として扱う）がこの動作例である。
ル入力信号６は多重化回路５を介して広帯域信号用のタ
イムスロット変換器ｌに入力され、すべてのタイムスロ
ット上の信号は広帯域信号としてタイムスロット変換さ
れてディジタル出力信号７を得る。第２図でａ１→ｂ３
（広帯域信号）、 ａ６→ｂｑ （複数の狭帯域信号
を１つの広帯域信号として扱う）がこの動作例である。
このときすべての狭帯域信号はディジタル入力信号６の
空をタイムスロットに対応するタイムスロットに集中配
置される。（第２図ｂ９〜ｂｓ２）、狭帯域信号ｂ９〜
ｂ１２は狭帯域用のタイムスロット変換器３でタイムス
ロット変換するために速度変換器２で速度変換され、
ｂ９． 、ｂ９−え・・・・・・＋ｂ１２−３とな
り、タイムスロット変換（第２図のｂ９−２→ｄｌｏ−
よ＋ ｋｌｌ。−３→ｄ １２−Ｌｒ ｂ １１−３→
ｄ１□−７等）後、再び広帯域信号とともにタイムスロ
ット変換されるためにディジタル入力信号６の空きタイ
ムスロットに対応するタイムスロット位置に速度変換器
４にて速度変換される（第２図のｄ９〜ｄ＋ｚ）、この
ようにして得られたディジタル信号ｌＯは多重化回路５
にてディジタル入力信号６ととにも多重化され再び広帯
域信号用のタイムスロット変換器１でタイムスロット変
換され、ディジタル出力信号７（第２図の図のｅＩ”
ｅｅ ）を得る。なお、第２図でディジタル出力信号７
が２箇所で記述されているが、これは同一信号であり、
狭帯域信号がタイムスロット変換器１．３を２度通過す
る動作の説明を助けるためのものである。
空をタイムスロットに対応するタイムスロットに集中配
置される。（第２図ｂ９〜ｂｓ２）、狭帯域信号ｂ９〜
ｂ１２は狭帯域用のタイムスロット変換器３でタイムス
ロット変換するために速度変換器２で速度変換され、
ｂ９． 、ｂ９−え・・・・・・＋ｂ１２−３とな
り、タイムスロット変換（第２図のｂ９−２→ｄｌｏ−
よ＋ ｋｌｌ。−３→ｄ １２−Ｌｒ ｂ １１−３→
ｄ１□−７等）後、再び広帯域信号とともにタイムスロ
ット変換されるためにディジタル入力信号６の空きタイ
ムスロットに対応するタイムスロット位置に速度変換器
４にて速度変換される（第２図のｄ９〜ｄ＋ｚ）、この
ようにして得られたディジタル信号ｌＯは多重化回路５
にてディジタル入力信号６ととにも多重化され再び広帯
域信号用のタイムスロット変換器１でタイムスロット変
換され、ディジタル出力信号７（第２図の図のｅＩ”
ｅｅ ）を得る。なお、第２図でディジタル出力信号７
が２箇所で記述されているが、これは同一信号であり、
狭帯域信号がタイムスロット変換器１．３を２度通過す
る動作の説明を助けるためのものである。
以上説明したように本発明は、まず時分割多重化された
ディジタル信号の広帯域信号をタイムスロット変換する
とともに、狭帯域信号を広帯域信号の空きタイムスロッ
トに分岐出力し、この分岐出力された狭帯域信号を速度
変換、タイムスロット変換、速度変換して前記空きタイ
ムスロットに多重化することにより、広帯域信号と狭帯
域信号がともに時分割多重化されたディジタル信号で広
帯域信号と狭帯域信号のそれぞれのタイムスロットを自
由に配置可能となり、このことにより伝送路上の多重化
収容効率を一層向上でき、ひいては通信コストが低減さ
れる効果がある。
ディジタル信号の広帯域信号をタイムスロット変換する
とともに、狭帯域信号を広帯域信号の空きタイムスロッ
トに分岐出力し、この分岐出力された狭帯域信号を速度
変換、タイムスロット変換、速度変換して前記空きタイ
ムスロットに多重化することにより、広帯域信号と狭帯
域信号がともに時分割多重化されたディジタル信号で広
帯域信号と狭帯域信号のそれぞれのタイムスロットを自
由に配置可能となり、このことにより伝送路上の多重化
収容効率を一層向上でき、ひいては通信コストが低減さ
れる効果がある。
第１図は本発明の複合タイムスロット変換装置の一実施
例のブロック図、第２図はその動作を示すタイミング図
、第３図は従来例のブロック図である。 １・・・広帯域信号用タイムスロット変換器、２．４・
・・速度変換器、 ３・・・狭帯域信号用タイムスロット変換器、５・・・
多重化回路、 ６・・・ディジタル入力信号、 ７・・・ディジタル出力信号、 ８ 、９ 、１０・・・ディジタル信号。
例のブロック図、第２図はその動作を示すタイミング図
、第３図は従来例のブロック図である。 １・・・広帯域信号用タイムスロット変換器、２．４・
・・速度変換器、 ３・・・狭帯域信号用タイムスロット変換器、５・・・
多重化回路、 ６・・・ディジタル入力信号、 ７・・・ディジタル出力信号、 ８ 、９ 、１０・・・ディジタル信号。
Claims (1)
- 【特許請求の範囲】 時分割多重化された第１の信号系列をタイムスロット変
換し、かつ前記第１の信号系列の空きタイムスロットに
第２の信号系列を分岐出力する第１のタイムスロット変
換器と、 前記第２の信号系列を速度変換する第１の速度変換器と
、 該第１の速度変換器の出力をタイムスロット変換する第
２のタイムスロット変換器と、 該第２のタイムスロット変換器の出力を前記空きタイム
スロットに多重化するための第２の速度変換器および多
重化回路を有する複合タイムスロット変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24537985A JPS62104332A (ja) | 1985-10-31 | 1985-10-31 | 複合タイムスロツト変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24537985A JPS62104332A (ja) | 1985-10-31 | 1985-10-31 | 複合タイムスロツト変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104332A true JPS62104332A (ja) | 1987-05-14 |
Family
ID=17132782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24537985A Pending JPS62104332A (ja) | 1985-10-31 | 1985-10-31 | 複合タイムスロツト変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104332A (ja) |
-
1985
- 1985-10-31 JP JP24537985A patent/JPS62104332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62104332A (ja) | 複合タイムスロツト変換装置 | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| JPS62286398A (ja) | タイムスロツト変換装置 | |
| JPS6025932B2 (ja) | Ｔｄｍ・ｆｄｍ変換方式 | |
| JPS59105712A (ja) | デイジタルフイルタ | |
| WO1999053419A3 (en) | Device for converting series of data elements | |
| JPH01317090A (ja) | 波形発生器 | |
| JPH02150949A (ja) | バス接続装置 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JPS6369327A (ja) | 伝送路系の位相制御装置 | |
| KR970002072B1 (ko) | 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치 | |
| JPS60160222A (ja) | 信号変換装置 | |
| SU628485A1 (ru) | Преобразователь последовательного кода в параллельной | |
| JPS5871749A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS57175910A (en) | Analog signal outputting system to point striking recorder | |
| JPS61179619A (ja) | 信号変換器 | |
| JPH0783323B2 (ja) | 多重分離変換装置 | |
| JPH02234528A (ja) | 多重化装置 | |
| JPS6433244U (ja) | ||
| JPH0324739U (ja) | ||
| JPS62152227A (ja) | コ−ド変換装置 | |
| JPH0472919A (ja) | アナログ・デイジタル変換装置 | |
| JPS63226121A (ja) | 直並列変換回路 | |
| JPH0263359A (ja) | 主幹系回線交換装置における自己監視方式 |