JPS62104209A - オフセツト自動補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、カフセット自動補償回路に係り、特に正及び
負側の波形が異なる飽和レベルで飽和している演算回路
の出力に含まれるオフセット電圧を低減するオフセット
自動補償回路に関する。

〔発明の背景〕

例えば特開昭５５−１１５７１３号などのアナログ演算
回路の出力電圧にオフセット電圧が重畳すると、上記ア
ナログ演算回路及びこの回路の後段に接続される回路の
ダイナミックレンジがせまくなると共に、所期のアナロ
グ演算ができないなどの悪影響を及ぼす。そこで、この
オフセラ）を圧を自動的に補償する回路が種々考察され
ている。

従来、このオフセット電圧を自動補償するだめには、自
動補償すべく演算回路の後段に加算回路を設け、さらに
この回路の後段に、長い時間積分し増幅する機能をもつ
一次遅れ要素回路を設け、この−次遅れ要素回路の出力
電圧を上記加算回路の入力端子に印加することにより、
オフセット電圧を自動的に低減していた。

しかし、この方法では、上記した加算回路の出力電圧が
異なる飽和レベルで飽和する大きな入力電圧が印加され
た場合、オフセット電圧を所期の値に低減できない欠点
がある。これは、長時間積分し増幅する一次遅れ要素回
路の入力端子に異った飽和レベルで飽和した入力電圧が
印加されるために、誤ったオフセット電圧を検出し、こ
の値により補償を行うためである。

〔発明の目的〕

本活明の目的は、従来の欠点を宛服し異なる飽和レベル
で飽和する信号に重畳しているオフセット電圧をも自動
的に低減できる、オフセット自動補償回路を提供するに
ある。

〔発明の概要〕

本発明は、増幅度Ａの加算増幅回路の後段にこの回路に
用いた演算増幅器と同一の演算増幅器を用いた反転増幅
回路を設け、出力電圧の飽和レベルを正及び負側共に等
しくすると共に、上記反転増幅回路の出力を長時間積分
し、この出力電圧をに倍する一次遅れ要素回路を設ける
。さらに、この−次遅れ要素回路の出力電圧を上記加算
増幅回路に印加し加算増幅することにより、異なる飽和
レベルで飽和した上記加算増幅回路のオフセット電圧を
−１−倍に低減できるようにしたもので１＋ＡＫ ある。

〔発明の実施例〕

本発明によるオフセット自動補償回路の実施例を図面に
基づいて説明する。

第１図に本発明の実施例を示す。２ｇ１図においてオフ
セット自動補償回路は加算増幅回路１、反転増幅回路２
、−次遅れ要素回路３、演算及び制御回路４．５、及び
６により構成する。

第１図に示す加算増幅回路１ば、抵抗１１．１２．１３
及び１４、演算増幅器１１１で構成する。加算増幅回路
１ば、前段の出力Ｖ、及びＶ。

を加算し、入力抵抗１１．１２及び帰還抵抗１４で決ま
る増幅変人で上記信号を増幅する。さらに１−次遅れ要
素回路３で長時間積分した出力゛電圧を上記出力電圧と
共に加算増幅する機能を有する。

；Ｊ、１図に示す反転増幅回路２は、抵抗１５及び１６
、演算増幅器１１２で構成し、加算増幅回路ｌの出力電
圧をゲイン１で反転させるものである。

第１図に示す一次遅れ要素回路３は、抵抗１７及び１８
、積分コンデンサ１９、演算増幅器１１３で構成する。

−次遅れ要素回路３は、反転増幅回路２の出力を長時間
積分すると共にさらに、入力抵抗１７及び帰還抵抗１８
の比で決まる増幅度で、反転増幅回路２の出力を増幅し
て、加算増幅回路ｌに印加するものである。以下に、−
次遅れ要素回路３の伝達関数式を示す。

Ｇ＝Ｋ・１　＋　Ｓ　？　　　　　　　　　”但し、τ
：時定数、　　　Ｋ：利得係数第２図（ａ）に第１図に
示した一次遅れ要素回路３のゲイン−周波数特性例を示
し、第２図（ｂ）には、−次遅れ要素回路３のゲインに
よる加算増幅回路１のオフセット電圧補償効果例を示す
。第２図（ａ）から明らかなように、−次遅れ要素回４
３はオフセット電圧である直流成分を含んだ反転増幅回
路の出力を長時間積分し、さらに、ゲインＫまで増幅す
ると共に、信号周波数ｆの成分を十分低減する機能を有
する。すなわち、この−次遅れ要素回路３の出力を、第
１図に示した加算増幅回路１へ入力し■信号をＩ２Ｏ３
させることによシ、加算増幅回路１のゲイン及び位相が
変化しないように、信号周波数成分も十分に低減するも
のであり、かつ、オフセット電圧を低減するために、ゲ
インＫを有するものである。

次に本発明の実施例による動作を説明する。まず、加算
増幅回路１の出力電圧が飽和しない線形な入力電圧を印
加する。場合について説明する。

第１図において、加算増幅回路ｌの入力端子ｖ１及びＶ
、には、演算回路４及び５の演算出力が印加される。第
３図（ａ）に示すオフセットを圧Ｖｓ＋ｔｌを含んだ演
算回路４の出力電圧Ｖ、が印加されたとき加算増幅回路
１には、第３図（ｂ）に示す出力電圧ｖ　ｅａｔが得ら
れる。加算増幅回路１の出力電圧は抵抗１１，１２．１
３及び１４をそれぞれｒＩ、’ｆｆｉ、ｒ３及びｒ４　
とすると、次式で表わされる。

このとさ、（２）式においてｖ、Ｉｆ′は加算増幅回路
１で発生するオフセットを圧でろる。

次に、加算増幅回路１の出力直圧Ｖ　＠ｓｔ’ｄ：　Ｎ
反転増幅回路２に印加する。反転増幅回路２の出力端子
Ｖ、には抵抗１５及び１６をそれぞれｒ、及びｒ、とす
ると、次式に示す出力電圧Ｖ、が得られる。

ここでは、抵抗ｒ、及びｒ６は同じ値とし、ゲインを１
にする。

第３図（Ｃ）には、反転増幅回路２の出力電圧Ｖ。

を示す。

次に一次遅れ要素回路３にこの反転増幅回路２の出力電
圧を印加することにより、第３図（ｄ）に示す出力電圧
ｖ４を得る。オフセット検出回路３の抵抗１７及び１８
をｒ、及びｒ、とし、積分コンデンサ１９をＣとすると
、次式に示すゲインＧが得られる。

但し、ｆ：信号周波数 すなわち、オフセット電圧である直流成分が含まれた反
転増幅回路の出力を長時間積分し、７＋倍に増幅する。

次にこの一次遅れ要素回路３の出力電圧Ｖ、を加算増幅
回路１に印加する。

これら一連のループを形成する回路の動作より加算増幅
回路ｌの最終的なオフセットを圧は次式％式％ 但し：　Ｖ　ｍｔｔ　ｏは初期のオフセット磁圧加算増
幅回路１の出力端子には、第３図（ｅ）に示低減された
出力電圧ｖ　、、、’が得られ、オフセット電圧が自動
補償される。

次に、第１図に示す加算増幅回路１の出力電圧が異なる
飽和レベルで飽和する場合について説明する。

第１図において、加算項幅回ｙｒｌの入幻端子Ｖ、に、
第４図（ａ）示すオフセット電圧Ｖ　ｏｆｆ′を含んだ
演算回路４の出力が印加される。このとき加算増幅回路
１の出力端子にニーｉ、第４図（ｂ）に示すようにオフ
セット４圧〜’＊ｌＱを含む、正及び負側の飽和レベル
が異なった出力電圧ｖ　、、、が得られる。

このように、正及び負側の飽和レベルが異なるのは演算
増幅器の最大振幅レベルが正及負で異なることに起因す
る。すなわち、正側及び負側の飽和レベルが異なるため
に、この出力波形からは、正側と負側との波形の幅が異
なりあたかも正側にオフセントしているように見える。

この信号から、本来のオフセット４圧を求めることは困
難でちる。

そこで、加算増幅面！洛１の出力Ｖ、。、を加算増幅回
路ｌと同じ出力振幅能力を有する演算増幅器を用いたゲ
インが１の反転増幅回路２に印加することにより、第４
図（Ｃ）に示すように正側及び負側の胞オロレペルを演
算増幅器の低い方の飽和レベルである正側の飽和レベル
で等しくした出力電圧Ｖ。

を得Φ。すなわち、反転増幅回路２はゲインが１で反転
するため、飽和レベルが低いレベルであるＶ“の正側の
人力に対しては、そのまま反転し、負側の飽和レベルが
−Ｖ＋となる。また、飽和レベルが＾いレベルであるｖ
″の負側の入力に対しては、ゲイン１で反転するため、
低い方のレベルであるＶｏの飽和レベルとなる。このよ
うにして、飽和レベルを等しくして異なる飽和レベルに
よる影響をなくしている。

次に、飽和レベルが正側及び負側かそれぞれＶ＋及び−
ｖｏで飽和した反転増幅回路２の出力Ｖ。

を−次遅れ要素回路３に印加する。−次遅れ要素回路３
は、信号が飽和しない場合と同様、オフセットを圧を含
んだ反転増幅回路２の出力電圧Ｖ。

を長時間積分し、さらに」倍にゲイン倍するものである
。第４図Ｃｄ）に−次遅れ要素回路３の出力電圧ｖ４を
示す。

次に、この−次遅れ要素回路３の出力′電圧Ｖ。

を加算増幅回路ｌに印加し加算増幅することにより、第
４図（ｅ）に示すように、オフセット電圧がフセット自
動補償されることが明らかである。

以上、述べたオフセット自動補償回路は抵抗を用いた場
合について説明したが、第５図（ａ）に示すように、ス
イッチ５１，５２．５３．５４．５５．５６．５７及び
５８、キャパシタ５９及び６０からなるスイツチトキャ
パシタ等価抵抗においても同様に実現できる。スイツチ
トキャパシタ回路は高精度に集積化することが可能であ
る。

第５図（ａ）に示すスイッチ５１，５２．５３及び５４
は第５図（ｂ）に示すクロックパルス列φによりＯＮ、
ＯＦ’ＦＬ、スイッチ５３．５４．５５及び５６は第５
図（ｂ）に示すクロックパルス列φによりＯＮ、ＯＦＦ
する。これら一連の動作をクロック周波数ｆ、ごと繰り
返すことにより、キャノくシタ５９及び６０をＣＩ及び
Ｃ７とすると、次式に示す等価抵抗Ｒが実現できる。

これは、キャパシタＣ，＆びＣ２のいずれかが常に接続
するため、演算増幅器がオープンル−プになるのを防ぐ
機能も有するものである。

第６歯には本発明の変形例を示す。第６図において、加
算増幅回路１１反反転幅回路２、−次遅れ要素回路３、
演算及び制御回路４．５及び６１ｄ、Ｍ１図に示したも
のと同一である。本発明の応用例は第６図において加算
増幅回路１の出力電圧を加算回路６０に印加しこの加′
痒回路６０の出力に生じるオフセット電圧を自動補償し
、さらにこの出力の飽和レベルを正及び負側共に等しく
するものである。

すなわち、この変形例は、加算増幅回路１の出力をオフ
セット自動補償するのではなく、加算増幅回路１の出力
電圧を、正及び負側共に等しい飽和レベルにそろえる加
算回路６０の出力電圧に含まれるオフセットＥに圧を自
動補償するものである。

このた、めに、以下に示す回路構成とする。

まず、第６図において、加算増幅回路１の後段にゲイン
が１の加算回路６０を設け、この加算回路６０の後段に
、極性を反転させる反転増幅回路２を設け、反転増幅回
路２の後段に、ゲインがＫの一次遅れ要素回路３を設け
る。さらに、この−次遅れ要素回路３の出力端子を、上
記した加算回路６０の入力端子に接続することにより、
加算回路６０の出力電圧に含まれるオフセット電圧を−
１−倍に低減するようにしたものである。

１＋に 本変形例によると、制ｗＪｌ！！ｉ路６に印加される加
算回路６０の出力の振幅レベルが正及び負側とも等しく
でき、さらにオフセット電圧を自動補償できる。

以上述べたこれらの演算要素回路を集積化する場合、演
算増幅器の飽和レベルを正及び負側共に等しくすること
は、かなり困難である。従って本発明のように、振幅レ
ベルを等しくして、オフセット自動補償することは集積
化した場合にも可能であることは明らかであり、高精度
なオフセット自動補償回路が実現できる。

第７図には、本発明の応用例を示す。第７図において、
応用例は、第１図に示した嘴成例のオフセット検出回路
３を電荷分割の機能を有するスイッチトキャパンタ形オ
フセット検出回路７０で構成した実施例である。第７図
において、スイッチトキャパシタ形オフセット検出回路
７０は、電荷分割形スイツチトキャパシタ等価抵抗７１
、スイツチトキャパシタ等価抵抗７２、積分コンデンサ
７３（Ｃ０）、演算増幅器７４で構成する。第８゛図は
電荷分割形スイツチトキャパシタ等価抵抗の回路例及び
駆動クロックパルス列を示す。第８図（ａ）においてス
イッチ８１．８２．８３及び８３はそれぞれ、第８図ら
）に示すクロックパルス列φ１、φ２、φ３及びφ４に
より０ＮＸＯＦＦする。りと繰り返す間にキャパシタ８
５（ＣＩ）に保持している電荷をキャパシタ８６（Ｃ，
ＪによりｎｌＬｉｌ分割することにより、次式に示す等
価抵抗Ｒが実現できる。

すなわち、電荷分割形のスイツチトキャパシタ等価抵抗
を設けることにより、高抵抗が実現でき次式に示す時定
数τの大きなオフセット検出回路を得ることができる。

これらの回路を集積化する場合、積分ギヤ・くシタＣ０
の大きさが問題となるが（８）式より電荷分割の回数ｎ
を多くすることによシ、積分キャパシタＣ０は小形化可
能であり本発明のオフセット自動補償回路を同一の半導
体基板上に形成することができ、低コスト化、高信頼度
化が達成できる。

〔発明の効果〕

本発明によれば、正弦波のみならず、異なる飽和レベル
で飽和した信号のオフセットを圧を自動的に補償できる
。従って、アナログ演算回路の特性を大幅に向上でき、
実用上の効果は非常に大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のオフセット自動補償回路図
、第２図は一次遅れ要素の回路のゲイン−周波数特性例
及びオフセット自動補償回路の補償効果例を示す線図、
第３図はオフセット自動補償回路の各部の出力波形図、
第４図は飽和した信号に対してのオフセット自動補償回
路の各部の出力波形図、第５図はスイツチトキャパシタ
等価抵抗の回路例及び駆動パルス列の説明図、第６図は
本発明の変形例、第７図は本発明の応用例のブロック図
、第８図は本発明の応用例で用いる電荷分割形スイツチ
トキャパシタ等価抵抗の回路例を示す説明図である。 １・・・加算増幅回路、４・・・演算回路、５９．６０
・・・キャパシタ。

Claims (1)

【特許請求の範囲】
1. １、抵抗要素及び演算増幅器からなる、正及び負側の飽
   和レベルが異なる増幅度Ａの演算回路の後段に、抵抗要
   素及び該演算回路に用いた演算増幅器と同一の演算増幅
   器からなる反転増幅回路を設けることにより該演算回路
   の出力電圧の正側及び負側の飽和レベルを等しくし、さ
   らに、該反転増幅回路の後段に、抵抗要素、積分キャパ
   シタ及び演算増幅器からなる増幅度Ｋの一次遅れ要素回
   路の出力端子を該演算回路入力端子に接続して、上記演
   算回路の出力オフセット電圧を１／（１＋ＡＫ）倍に低
   減することを特徴とするオフセット自動補償回路。