JPS6359214A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPS6359214A JPS6359214A JP61203309A JP20330986A JPS6359214A JP S6359214 A JPS6359214 A JP S6359214A JP 61203309 A JP61203309 A JP 61203309A JP 20330986 A JP20330986 A JP 20330986A JP S6359214 A JPS6359214 A JP S6359214A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- pulse width
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、音声信号の電力増幅やモータ制御のプッシュ
プル増幅回路等に適用されるパルス幅変調回路に関する
。
プル増幅回路等に適用されるパルス幅変調回路に関する
。
(従来の技術)
パルス幅変H(PWM)は入力信号の周波数帯域よりも
十分に高い繰り返し周波数を持った三角波等の比較波を
使用し、この比較波と入力信号とを比較して入力信号振
幅レベルに応じたパルス幅のパルス幅変調信号を得るも
ので、このパルス幅変調信号を損失の少ないパルス増幅
を行うことによって高い電力効率を得ることができる。
十分に高い繰り返し周波数を持った三角波等の比較波を
使用し、この比較波と入力信号とを比較して入力信号振
幅レベルに応じたパルス幅のパルス幅変調信号を得るも
ので、このパルス幅変調信号を損失の少ないパルス増幅
を行うことによって高い電力効率を得ることができる。
そして、パルス変調幅信号の復調はパルス信号の周波数
帯域を阻止する低域ろ波回路に通すことによって容易に
行える。ところで、このようなパルス幅変調回路には、
そのパルス幅変調出力をプッシュプル増幅回路やモータ
制御に用いられるH形増幅回路のドライブ信号として使
用するものがあり、第5図にその一構成例を示す。すな
わち、三角波発生回路1から出力される三角波は各電圧
加算器2.3に送られてバイアス+Eb、 −Ebが加
工られる。これにより、電圧加算器2からは第6図に示
す三角波R1が出力され、電圧加算器3からは三角波R
2が出力される。かくして、三角波R1および入力信号
Sが電圧比較器4に送られて入力信号Sの振幅レベルが
三角波R1の振幅レベルより高くなった場合、入力信号
Sの振幅レベルに応じた期間ハイレベルとなるパルス幅
変調信号P1が出力され、一方、三角波R2および入力
信号Sが電圧比較器5に送られて入力信号Sのレベルが
三角波R2の振幅レベルより低くなった場合、入力信号
Sの振幅レベルに応じた期間ハイレベルとするパルス幅
変調信号P2が出力される。
帯域を阻止する低域ろ波回路に通すことによって容易に
行える。ところで、このようなパルス幅変調回路には、
そのパルス幅変調出力をプッシュプル増幅回路やモータ
制御に用いられるH形増幅回路のドライブ信号として使
用するものがあり、第5図にその一構成例を示す。すな
わち、三角波発生回路1から出力される三角波は各電圧
加算器2.3に送られてバイアス+Eb、 −Ebが加
工られる。これにより、電圧加算器2からは第6図に示
す三角波R1が出力され、電圧加算器3からは三角波R
2が出力される。かくして、三角波R1および入力信号
Sが電圧比較器4に送られて入力信号Sの振幅レベルが
三角波R1の振幅レベルより高くなった場合、入力信号
Sの振幅レベルに応じた期間ハイレベルとなるパルス幅
変調信号P1が出力され、一方、三角波R2および入力
信号Sが電圧比較器5に送られて入力信号Sのレベルが
三角波R2の振幅レベルより低くなった場合、入力信号
Sの振幅レベルに応じた期間ハイレベルとするパルス幅
変調信号P2が出力される。
しかしながら、上記パルス幅変調回路では各三角波R1
、R2の重複するレベル範囲2が存在するために、入力
信号Sに対して非直線性のパルス幅変調となってしまう
。つまり、この重複レベル範囲2に入力信号Sの振幅レ
ベルが入ると、一方のパルス幅変調信号R1又はR2の
パルス幅が長くなるとともに、他方のパルス幅変調信号
P2又はPlのパルス幅が短くなる。従って、両パルス
幅変調信号P1、R2を合成して最終的なパルス幅変調
信号を作成すると、一方のパルス幅変調信号P1又はR
2のみが発生している期間と比較して直流成分が2倍に
変化する。このため、入力対出力特性は第7図のAの如
く重複レベル範囲2(−en〜+en)において変動し
て特性全体から見て非直線となる。このため、この非直
線性を無くすためにバイアス電圧Ebを調節して重複レ
ベル範囲−an〜+enをrOJとすることが考えられ
るが、たとえ「0」に調整したとしても動作が不安定と
なり、さらにバイアス電圧Ebをかけすぎると特性Bに
示す如く不感帯Cが生じてしまう。このように不感帯C
が生じると、例えばモータ制御ではハンチイング等の異
常現象を起こしてしまう。
、R2の重複するレベル範囲2が存在するために、入力
信号Sに対して非直線性のパルス幅変調となってしまう
。つまり、この重複レベル範囲2に入力信号Sの振幅レ
ベルが入ると、一方のパルス幅変調信号R1又はR2の
パルス幅が長くなるとともに、他方のパルス幅変調信号
P2又はPlのパルス幅が短くなる。従って、両パルス
幅変調信号P1、R2を合成して最終的なパルス幅変調
信号を作成すると、一方のパルス幅変調信号P1又はR
2のみが発生している期間と比較して直流成分が2倍に
変化する。このため、入力対出力特性は第7図のAの如
く重複レベル範囲2(−en〜+en)において変動し
て特性全体から見て非直線となる。このため、この非直
線性を無くすためにバイアス電圧Ebを調節して重複レ
ベル範囲−an〜+enをrOJとすることが考えられ
るが、たとえ「0」に調整したとしても動作が不安定と
なり、さらにバイアス電圧Ebをかけすぎると特性Bに
示す如く不感帯Cが生じてしまう。このように不感帯C
が生じると、例えばモータ制御ではハンチイング等の異
常現象を起こしてしまう。
(発明が解決しようとする問題点)
このように上記パルス幅変調回路では入力対出力特性が
非直線となるという問題がある。
非直線となるという問題がある。
そこで本発明は上記問題点を解決するために、直線性の
入力対出力特性を持った高精度のパルス幅変調回路を提
供することを目的とする。
入力対出力特性を持った高精度のパルス幅変調回路を提
供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明は、入力信号をバイアスレベルの異なる三角波等
の各比較波によりパルス幅変調して位相の異なる2系統
別のパルス幅変調信号を出力するパルス幅変調回路にお
いて、少なくとも各比較波の各振幅レベルが重複する重
複レベル範囲内外のいずれかに入力信号の振幅レベルが
位置するかを判別するレベル判別回路と、このレベル判
別回路からの判別信号に応じて入力信号に対する増幅率
を可変する可変増幅回路とを備えて上記目的を達成しよ
うとするパルス幅変調回路である。
の各比較波によりパルス幅変調して位相の異なる2系統
別のパルス幅変調信号を出力するパルス幅変調回路にお
いて、少なくとも各比較波の各振幅レベルが重複する重
複レベル範囲内外のいずれかに入力信号の振幅レベルが
位置するかを判別するレベル判別回路と、このレベル判
別回路からの判別信号に応じて入力信号に対する増幅率
を可変する可変増幅回路とを備えて上記目的を達成しよ
うとするパルス幅変調回路である。
(作用)
このような手段を備えたことにより、少なくとも重複レ
ベル範囲に対する入力信号の振幅レベル位置がレベル判
別回路により判別され、その判別信号に応じて入力信号
に対する増幅率が可変される。
ベル範囲に対する入力信号の振幅レベル位置がレベル判
別回路により判別され、その判別信号に応じて入力信号
に対する増幅率が可変される。
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第1図はパルス幅変調回路の構成図である。三角波発生
回路10から出力される三角波Fはレベル判別回路11
および各抵抗加重加算回路12.13へ送られるように
なっている。一方、可変増幅回路14が設けられ、この
可変増幅回路14により入力信号Sが可変増幅されて各
抵抗加重加算回路12.13に送られるようになってい
る。各抵抗加重加算回路12.13は三角波Fおよびバ
イアス電圧−Eb、 十Eb等が加わって各系統別の比
較波としての各三角波を作成し、さらにこれら三角波に
入力信号Sを加算して各電圧比較回路15.16に送ら
れるようになっている。ところで、レベル判別回路11
はパルス幅変調信号G1、G2の各パルスを検出して各
パルス幅変調信号G1、G1の両信号にハイレベルのパ
ルスが検出された場合、その期間を比較波の各三角波レ
ベルの重複レベル範囲内に入力信号Sの振幅レベルが入
っていることを示す第1判別信号H1を送出するととも
に、入力信号Sの振幅レベルが重複レベル範囲の上限レ
ベルおよび下限レベルより高いか低いかを示す第3、第
2判別信号H3、R2を各抵抗加重加算回路12.13
に送出して、これら抵抗加重加算回路12.13に各バ
イアス電圧−Eb、 十Ebの補償電圧−eb、+eb
を加算させる機能を有するものである。具体的には次の
ような構成となっている。パルス生成回路17は三角波
Fの最大値および最小値を検出し、この検出時にハイレ
ベルとなるパルス信号Qを遅延回路18と各アンドゲー
ト19.20とへ送出するものである。これらアンドゲ
ート19.20の他方の入力端には、それぞれパルス幅
変調信号G1、G2が入力されるようになっている。そ
して、これらアンドゲート19.20の出力端にはそれ
ぞれ所定期間ハイレベルとなるワンショットパルスW1
、W2を送出するワンショットパルス回路21.22が
接続され、さらにこれらワンショットパルス回路21.
22にアンドゲート23.24が接続されている。なお
、ワンショットパルス回路21.22からのワンショッ
トパルスW1、W2は反転されてアンドゲート23.2
4へ送られるようになっている。そして、これらアンド
ゲート23.24の他入力端には遅延回路18からの遅
延パルス信号Q゛が入力され、またその出力端はワンシ
ョットパルス回路25.26に接続されている。これに
より、ワンショットパルス回路26から第3判別信号H
3が送出され、またワンショットパルス回路25から第
2判別信号H2が送出されるものとなっている。そして
、これら第2、第3判別信号H2、F3がノアゲート2
7を通ることにより第1判別信号H1が得られるものと
なっている。
回路10から出力される三角波Fはレベル判別回路11
および各抵抗加重加算回路12.13へ送られるように
なっている。一方、可変増幅回路14が設けられ、この
可変増幅回路14により入力信号Sが可変増幅されて各
抵抗加重加算回路12.13に送られるようになってい
る。各抵抗加重加算回路12.13は三角波Fおよびバ
イアス電圧−Eb、 十Eb等が加わって各系統別の比
較波としての各三角波を作成し、さらにこれら三角波に
入力信号Sを加算して各電圧比較回路15.16に送ら
れるようになっている。ところで、レベル判別回路11
はパルス幅変調信号G1、G2の各パルスを検出して各
パルス幅変調信号G1、G1の両信号にハイレベルのパ
ルスが検出された場合、その期間を比較波の各三角波レ
ベルの重複レベル範囲内に入力信号Sの振幅レベルが入
っていることを示す第1判別信号H1を送出するととも
に、入力信号Sの振幅レベルが重複レベル範囲の上限レ
ベルおよび下限レベルより高いか低いかを示す第3、第
2判別信号H3、R2を各抵抗加重加算回路12.13
に送出して、これら抵抗加重加算回路12.13に各バ
イアス電圧−Eb、 十Ebの補償電圧−eb、+eb
を加算させる機能を有するものである。具体的には次の
ような構成となっている。パルス生成回路17は三角波
Fの最大値および最小値を検出し、この検出時にハイレ
ベルとなるパルス信号Qを遅延回路18と各アンドゲー
ト19.20とへ送出するものである。これらアンドゲ
ート19.20の他方の入力端には、それぞれパルス幅
変調信号G1、G2が入力されるようになっている。そ
して、これらアンドゲート19.20の出力端にはそれ
ぞれ所定期間ハイレベルとなるワンショットパルスW1
、W2を送出するワンショットパルス回路21.22が
接続され、さらにこれらワンショットパルス回路21.
22にアンドゲート23.24が接続されている。なお
、ワンショットパルス回路21.22からのワンショッ
トパルスW1、W2は反転されてアンドゲート23.2
4へ送られるようになっている。そして、これらアンド
ゲート23.24の他入力端には遅延回路18からの遅
延パルス信号Q゛が入力され、またその出力端はワンシ
ョットパルス回路25.26に接続されている。これに
より、ワンショットパルス回路26から第3判別信号H
3が送出され、またワンショットパルス回路25から第
2判別信号H2が送出されるものとなっている。そして
、これら第2、第3判別信号H2、F3がノアゲート2
7を通ることにより第1判別信号H1が得られるものと
なっている。
前記可変増幅回路14は第1判別信号H1を受けて入力
信号Sの振幅レベルが重複レベル範囲外にあるときに入
力信号Sに対する増幅率を2倍とするもので、リニアア
ンプ28の帰還系に抵抗R1を接続するとともにリニア
アンプ28の入力端子に抵抗R2およびアナログスイッ
チ29の直列回路と抵抗R3との並列回路が接続された
構成となっている。
信号Sの振幅レベルが重複レベル範囲外にあるときに入
力信号Sに対する増幅率を2倍とするもので、リニアア
ンプ28の帰還系に抵抗R1を接続するとともにリニア
アンプ28の入力端子に抵抗R2およびアナログスイッ
チ29の直列回路と抵抗R3との並列回路が接続された
構成となっている。
前記抵抗加重加算回路12は、三角波発生回路10から
の三角波F1この三角波Fのバイアス電圧−Ebおよび
入力信号Sをそれぞれ入力する抵抗R4、R5、R6と
、第3判別信号H3を受けるアナログスイッチ30と直
列接続された抵抗R7とが共通接続されて電圧比較器1
5の十入力端子に接続されている。また、抵抗加重加算
回路13は、三角波発生回路10からの三角波F1この
三角波Fのバイアス電圧子Ebおよび入力信号Sをそれ
ぞれ入力する抵抗R8、R9、RIOと、第2判別信号
H2を受けるアナログスイッチ31と直列接続された抵
抗R11とが共通接続されて電圧比較器16の一入力端
子に接続されている;なお、電圧比較器15の一入力端
子および電圧比較器16の十入力端子はrOJレベルと
なっている。
の三角波F1この三角波Fのバイアス電圧−Ebおよび
入力信号Sをそれぞれ入力する抵抗R4、R5、R6と
、第3判別信号H3を受けるアナログスイッチ30と直
列接続された抵抗R7とが共通接続されて電圧比較器1
5の十入力端子に接続されている。また、抵抗加重加算
回路13は、三角波発生回路10からの三角波F1この
三角波Fのバイアス電圧子Ebおよび入力信号Sをそれ
ぞれ入力する抵抗R8、R9、RIOと、第2判別信号
H2を受けるアナログスイッチ31と直列接続された抵
抗R11とが共通接続されて電圧比較器16の一入力端
子に接続されている;なお、電圧比較器15の一入力端
子および電圧比較器16の十入力端子はrOJレベルと
なっている。
次に上記の如く構成された装置の動作について第2図に
示す動作タイミング図をり照して説明する。なお、第2
図では電圧比較器15の十入力端子に入力するバイアス
電圧−Ebの加えられた三角波に入力信号Sの振幅が加
算された波形を示してあり電圧比較器16側は省略しで
ある。三角波発生回路10から出力された三角波Fはパ
ルス生成回路17および各抵抗加重加算回路12.13
に送られる。そこで、パルス生成回路17は三角波Fの
最大値および最小値を検出し、この検出時にハイレベル
とするパルス信号Qを遅延回路18および各アンドゲー
ト19.20へ送出する。さて、このとき各電圧比較器
15.16からそれぞれパルス幅変調信号G1、G2が
出力されていると、これらパルス幅変調信号G1、G2
はアンドゲート19.20に入力され、これらアンドゲ
ート19.20はパルス幅変調信号G1、G2をゲート
信号としてパルス信号Qをワンショットパルス回路21
.22へ送出する。これにより、各ワンショットパルス
回路21.22は所定期間ハイレベルとするワンショッ
トパルスW1、W2を反転してアンドゲート23.24
へ送出する。また、これらアンドゲート23.24の他
方の入力端には遅延されたパルス信号Q″が入力される
ので、各アンドゲート23.24はワンショットパルス
W1、W2の反転信号をゲート信号としてパルス信号Q
′をFl、F2としてワンショットパルス回路25.2
6へ送出する。
示す動作タイミング図をり照して説明する。なお、第2
図では電圧比較器15の十入力端子に入力するバイアス
電圧−Ebの加えられた三角波に入力信号Sの振幅が加
算された波形を示してあり電圧比較器16側は省略しで
ある。三角波発生回路10から出力された三角波Fはパ
ルス生成回路17および各抵抗加重加算回路12.13
に送られる。そこで、パルス生成回路17は三角波Fの
最大値および最小値を検出し、この検出時にハイレベル
とするパルス信号Qを遅延回路18および各アンドゲー
ト19.20へ送出する。さて、このとき各電圧比較器
15.16からそれぞれパルス幅変調信号G1、G2が
出力されていると、これらパルス幅変調信号G1、G2
はアンドゲート19.20に入力され、これらアンドゲ
ート19.20はパルス幅変調信号G1、G2をゲート
信号としてパルス信号Qをワンショットパルス回路21
.22へ送出する。これにより、各ワンショットパルス
回路21.22は所定期間ハイレベルとするワンショッ
トパルスW1、W2を反転してアンドゲート23.24
へ送出する。また、これらアンドゲート23.24の他
方の入力端には遅延されたパルス信号Q″が入力される
ので、各アンドゲート23.24はワンショットパルス
W1、W2の反転信号をゲート信号としてパルス信号Q
′をFl、F2としてワンショットパルス回路25.2
6へ送出する。
ところで、期間t1においてはパルス幅変調信号G1が
送出されているとき、つまり入力信号Sの振幅レベルが
重複レベル範囲の下限レベル以下であって、ワンショッ
トパルス回路25にパルス信号Q−が入力して、このワ
ンジットパルス回路25はローレベルの第2判別信号H
2を送出する。
送出されているとき、つまり入力信号Sの振幅レベルが
重複レベル範囲の下限レベル以下であって、ワンショッ
トパルス回路25にパルス信号Q−が入力して、このワ
ンジットパルス回路25はローレベルの第2判別信号H
2を送出する。
一方、この期間t1において電圧比較器16から出力さ
れるパルス幅変調信号G2にはハイレベルのパルスが現
われていないので、ワンショットパルス回路26からは
ハイレベルの第3判別信号H3が送出される。従って、
第1判別信号H1はハイレベルとなってアナログスイッ
チ29をON状態として可変増幅回路14での増幅率を
2倍とする。
れるパルス幅変調信号G2にはハイレベルのパルスが現
われていないので、ワンショットパルス回路26からは
ハイレベルの第3判別信号H3が送出される。従って、
第1判別信号H1はハイレベルとなってアナログスイッ
チ29をON状態として可変増幅回路14での増幅率を
2倍とする。
これにより、入力信号Sはその振幅レベルが2倍となっ
て各抵抗加重加算回路12.13に送られる。また、抵
抗加重加算回路12のアナログスイッチ30は第3判別
信号H3によりON状態となって、この抵抗加重加算回
路12は入力した三角波Fにバイアス電圧−Ebを加え
るとともにバイアス補償電圧−ebを加わえ、さらに振
幅増幅され −た入力信号Sを加算して電圧比較器15
の十入力端子に送出する。かくして、この電圧比較器1
5から入力信号Sのレベルに応じたパルス幅のパルス幅
変調信号G1が出力される。
て各抵抗加重加算回路12.13に送られる。また、抵
抗加重加算回路12のアナログスイッチ30は第3判別
信号H3によりON状態となって、この抵抗加重加算回
路12は入力した三角波Fにバイアス電圧−Ebを加え
るとともにバイアス補償電圧−ebを加わえ、さらに振
幅増幅され −た入力信号Sを加算して電圧比較器15
の十入力端子に送出する。かくして、この電圧比較器1
5から入力信号Sのレベルに応じたパルス幅のパルス幅
変調信号G1が出力される。
さて、入力信号Sの振幅レベルが重複レベル範囲に入る
と期間t2に示すように、パルス幅変調信号G2にもハ
イレベルのパルスが現われるようになって、パルス幅変
調信号G1、G2とが重なり合って送出される。従って
、ワンショットパルス回路21.22から送出される各
ワンショットパルスW1、W2のハイレベル期間は第2
図に示すように重なる。これにより、アンドゲート24
にはワンショットパルス信号W2がハイレベルとなると
ともに、一方のアンドゲート23にもハイレベルの信号
が入力するようになって、両アンドゲート23.24と
もパルス信号Q″が通過する。
と期間t2に示すように、パルス幅変調信号G2にもハ
イレベルのパルスが現われるようになって、パルス幅変
調信号G1、G2とが重なり合って送出される。従って
、ワンショットパルス回路21.22から送出される各
ワンショットパルスW1、W2のハイレベル期間は第2
図に示すように重なる。これにより、アンドゲート24
にはワンショットパルス信号W2がハイレベルとなると
ともに、一方のアンドゲート23にもハイレベルの信号
が入力するようになって、両アンドゲート23.24と
もパルス信号Q″が通過する。
これにより、ワンショットパルス回路25.26から送
出される第2、第3判別信号H2、H3は共にローレベ
ルとなる。この後、入力信号Sの振幅レベルが重複レベ
ル範囲の上限レベル以上となると、期間t3に示すよう
にワンショットパルス回路25からはハイレベルの第2
判別信号H2が送出される。従って、第1判別信号H1
にローレベルとなる期間t2が生じる。このローレベル
の第1判別信号H1によりアナログスイッチ29はOF
F状態となって可変増幅回路14での増幅率を1倍と可
変する。また、抵抗加重加算回路12.13の各アナロ
グスイッチ30.31がそれぞれ第3、第2判別信号H
3、H2によりOFF状態となるので、これら抵抗加重
加算回路12.13は三角波Fにバイアス電圧−Eb、
+Ebを加え、これに増幅された入力信号Sを加算して
電圧比較器15.16の十入力端子、−入力端子にそれ
ぞれ送出する。かくして、この電圧比較器15.16か
ら入力信号Sのレベルに応じたパルス幅のパルス幅変調
信号G1、G2がそれぞれ出力される。
出される第2、第3判別信号H2、H3は共にローレベ
ルとなる。この後、入力信号Sの振幅レベルが重複レベ
ル範囲の上限レベル以上となると、期間t3に示すよう
にワンショットパルス回路25からはハイレベルの第2
判別信号H2が送出される。従って、第1判別信号H1
にローレベルとなる期間t2が生じる。このローレベル
の第1判別信号H1によりアナログスイッチ29はOF
F状態となって可変増幅回路14での増幅率を1倍と可
変する。また、抵抗加重加算回路12.13の各アナロ
グスイッチ30.31がそれぞれ第3、第2判別信号H
3、H2によりOFF状態となるので、これら抵抗加重
加算回路12.13は三角波Fにバイアス電圧−Eb、
+Ebを加え、これに増幅された入力信号Sを加算して
電圧比較器15.16の十入力端子、−入力端子にそれ
ぞれ送出する。かくして、この電圧比較器15.16か
ら入力信号Sのレベルに応じたパルス幅のパルス幅変調
信号G1、G2がそれぞれ出力される。
そうして、入力信号Sの振幅レベルが重複レベル範囲の
上限レベル以上になると、前記期間t3のように、ワン
ショットパルス回路26からハイレベルの第3判別信号
H3が送出される。一方、このとき電圧比較器15から
出力されるパルス幅変調信号G1にはパルスが現われな
くなるので、ワンショットパルス回路25からはハイレ
ベルの第2判別信号H2が送出される。従って、第1判
別信号H1はハイレベルとなってアナログスイッチ29
を再びON状態として可変増幅回路13での増幅率を2
倍とする。従って、入力信号Sの振幅レベルが2倍に増
幅されて各抵抗加重加算回路12.13に送られる。ま
た、抵抗加重加算回路13のアナログスイッチ31が第
2判別信号H2によりON状態となるので、この抵抗加
重加算回路13は三角波Fにバイアス電圧+Ebを加え
るとともにバイアス補償電圧+ebを加わえ、さらに増
幅された入力信号Sを加算して電圧比較器16の一入力
端子に送出する。かくして、この電圧比較器16から入
力信号Sの振幅レベルに応じたパルス幅のパルス幅変調
信号G2が出力される。
上限レベル以上になると、前記期間t3のように、ワン
ショットパルス回路26からハイレベルの第3判別信号
H3が送出される。一方、このとき電圧比較器15から
出力されるパルス幅変調信号G1にはパルスが現われな
くなるので、ワンショットパルス回路25からはハイレ
ベルの第2判別信号H2が送出される。従って、第1判
別信号H1はハイレベルとなってアナログスイッチ29
を再びON状態として可変増幅回路13での増幅率を2
倍とする。従って、入力信号Sの振幅レベルが2倍に増
幅されて各抵抗加重加算回路12.13に送られる。ま
た、抵抗加重加算回路13のアナログスイッチ31が第
2判別信号H2によりON状態となるので、この抵抗加
重加算回路13は三角波Fにバイアス電圧+Ebを加え
るとともにバイアス補償電圧+ebを加わえ、さらに増
幅された入力信号Sを加算して電圧比較器16の一入力
端子に送出する。かくして、この電圧比較器16から入
力信号Sの振幅レベルに応じたパルス幅のパルス幅変調
信号G2が出力される。
このように上記一実施例においては、重複レベ小範囲に
対する入力信号Sの振幅レベルSの位置をレベル判別回
路11により判別して入力信号Sの振幅レベルを可変増
幅するようにしたので、入力信号Sの振幅レベルが重複
レベル範囲外にあると入力信号Sの振幅レベルが2倍と
なり、重複レベル範囲内にあれば入力信号Sの振幅レベ
ルが1倍となって最終的に作成されるパルス幅変調信号
G1、G2の入出力レベルの特性を第7図に示すCの如
く直線性の高いものにできる。さらに、入力信号Sの振
幅レベルを2倍としたとき等測的に直流バイアス値も変
動したこととなるが、同時に補償電圧+eb、−ebを
加算するので、バイアス電圧−Eb、十Ebの変動の影
響を受けず入出力特性の不連続性を無くして高精度のパ
ルス幅変調ができる。従って、本パルス幅変調回路は、
特に直線性の高い入出力特性が要求される音声信号のプ
ッシュプル増幅や精密な動作を要求するサーボモータ制
御等に好適である。
対する入力信号Sの振幅レベルSの位置をレベル判別回
路11により判別して入力信号Sの振幅レベルを可変増
幅するようにしたので、入力信号Sの振幅レベルが重複
レベル範囲外にあると入力信号Sの振幅レベルが2倍と
なり、重複レベル範囲内にあれば入力信号Sの振幅レベ
ルが1倍となって最終的に作成されるパルス幅変調信号
G1、G2の入出力レベルの特性を第7図に示すCの如
く直線性の高いものにできる。さらに、入力信号Sの振
幅レベルを2倍としたとき等測的に直流バイアス値も変
動したこととなるが、同時に補償電圧+eb、−ebを
加算するので、バイアス電圧−Eb、十Ebの変動の影
響を受けず入出力特性の不連続性を無くして高精度のパ
ルス幅変調ができる。従って、本パルス幅変調回路は、
特に直線性の高い入出力特性が要求される音声信号のプ
ッシュプル増幅や精密な動作を要求するサーボモータ制
御等に好適である。
なお、本発明は上記一実施例に限定されるものではなく
、その主旨を逸脱しない範囲で変形してもよい。例えば
、レベル判別回路は第3図に示すように電圧比較器50
.51を設けて電圧比較器50の十入力端子および電圧
比較器51の一入力端子に入力信号Sを入力する。そし
て、電圧比較器50の一入力端子に重複レベルの上限レ
ベル+enを入力するとともに電圧比較器51の十入力
端子に重複レベル範囲の下限レベル−enを入力する。
、その主旨を逸脱しない範囲で変形してもよい。例えば
、レベル判別回路は第3図に示すように電圧比較器50
.51を設けて電圧比較器50の十入力端子および電圧
比較器51の一入力端子に入力信号Sを入力する。そし
て、電圧比較器50の一入力端子に重複レベルの上限レ
ベル+enを入力するとともに電圧比較器51の十入力
端子に重複レベル範囲の下限レベル−enを入力する。
さらに、両電圧比較器50,51の出力端にノアゲート
52を接続して、このノアゲート52から出力される信
号を第1判別信号に1とする。
52を接続して、このノアゲート52から出力される信
号を第1判別信号に1とする。
そして、電圧比較器50から出力される信号を第2判別
信号に2とし、電圧比較器51から出力される信号を第
3判別信号に3とする。つまり、第4図に示す如く入力
信号Sの振幅レベルが上限レベル+ebよりも高ければ
、第2判別信号に2がハイレベルとなり第3判別信号に
3がローレベルとなる。また、入力信号Sの振幅レベル
が下限レベル−ebよりも低くなれば、第3判別信号に
3がハイレベルとなり第2判別信号に2がローレベルと
なる。かくして、重複レベル範囲では第1判別信号に1
がローレベルとなる。また、比較波は三角波に限らずの
こぎり波でもよい。
信号に2とし、電圧比較器51から出力される信号を第
3判別信号に3とする。つまり、第4図に示す如く入力
信号Sの振幅レベルが上限レベル+ebよりも高ければ
、第2判別信号に2がハイレベルとなり第3判別信号に
3がローレベルとなる。また、入力信号Sの振幅レベル
が下限レベル−ebよりも低くなれば、第3判別信号に
3がハイレベルとなり第2判別信号に2がローレベルと
なる。かくして、重複レベル範囲では第1判別信号に1
がローレベルとなる。また、比較波は三角波に限らずの
こぎり波でもよい。
[発明の効果コ
以上詳記したように本発明によれば、直線性の入力対出
力特性を持った高精度のパルス幅変調回路を提供できる
。
力特性を持った高精度のパルス幅変調回路を提供できる
。
第1図は本発明に係わるパルス幅変調回路の一実施例を
示す構成図、第2図は第1図に示す回路のパルス幅変調
作用の動作タイミング図、第3図および第4図はレベル
判別回路の変形例を説明するための図、第5図および第
6図は従来回路を説明するための図、第7図はパルス幅
変調回路の入出力特性を示す図である。 10・・・三角波発生回路、11・・・レベル判別回路
、12.13・・・抵抗加重加算回路、14・・・可変
増幅回路、15.16・・・電圧比較回路、17・・・
パルス生成回路、18・・・遅延回路、19,20.2
3゜24・・・アンドゲート、21.22,25.26
・・・ワンショットパルス回路、27・・・ノアゲート
、28・・・リニアアンプ、29,30.31・・・ア
ナログスイッチ。 出願人代理人 弁理士 鈴江武彦 第2図 第3図 第4図 第5図
示す構成図、第2図は第1図に示す回路のパルス幅変調
作用の動作タイミング図、第3図および第4図はレベル
判別回路の変形例を説明するための図、第5図および第
6図は従来回路を説明するための図、第7図はパルス幅
変調回路の入出力特性を示す図である。 10・・・三角波発生回路、11・・・レベル判別回路
、12.13・・・抵抗加重加算回路、14・・・可変
増幅回路、15.16・・・電圧比較回路、17・・・
パルス生成回路、18・・・遅延回路、19,20.2
3゜24・・・アンドゲート、21.22,25.26
・・・ワンショットパルス回路、27・・・ノアゲート
、28・・・リニアアンプ、29,30.31・・・ア
ナログスイッチ。 出願人代理人 弁理士 鈴江武彦 第2図 第3図 第4図 第5図
Claims (1)
- 入力信号をバイアスレベルの異なる三角波等の各比較波
によりパルス幅変調して位相の異なる2系統別のパルス
幅変調信号を出力するパルス幅変調回路において、少な
くとも前記各比較波の各振幅レベルが重複する重複レベ
ル範囲内外のいずれかに前記入力信号の振幅レベルが位
置するかを判別するレベル判別回路と、このレベル判別
回路からの判別信号に応じて前記入力信号に対する増幅
率を可変する可変増幅回路とを具備し、前記入力信号に
対して直線性の高いパルス幅変調出力を得ることを特徴
とするパルス幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61203309A JPS6359214A (ja) | 1986-08-29 | 1986-08-29 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61203309A JPS6359214A (ja) | 1986-08-29 | 1986-08-29 | パルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359214A true JPS6359214A (ja) | 1988-03-15 |
Family
ID=16471895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61203309A Pending JPS6359214A (ja) | 1986-08-29 | 1986-08-29 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359214A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021066061A1 (ja) * | 2019-09-30 | 2021-04-08 | ヤマハ株式会社 | D級増幅器 |
-
1986
- 1986-08-29 JP JP61203309A patent/JPS6359214A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021066061A1 (ja) * | 2019-09-30 | 2021-04-08 | ヤマハ株式会社 | D級増幅器 |
JPWO2021066061A1 (ja) * | 2019-09-30 | 2021-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299853B2 (en) | Class D amplifier | |
US4507619A (en) | Amplifier with signal-dependent voltage supply source | |
JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
US4415862A (en) | Pulse width modulation amplifier | |
US4276513A (en) | Auto-zero amplifier circuit with wide dynamic range | |
KR940704082A (ko) | 스위칭 증폭기 | |
JPH04357704A (ja) | 単一の供給源を持つ2つの増幅器を含む高効率電力オーディオ増幅器 | |
JPH0320090B2 (ja) | ||
JPH0681054B2 (ja) | 線形性制御機能を有するデジタル・アナログ変換器 | |
US6538504B1 (en) | Switching amplifier crossover distortion reduction technique | |
JPS6359214A (ja) | パルス幅変調回路 | |
US6320370B1 (en) | Circuit with improved dynamic response for measuring current in pulse width modulated amplifiers | |
JPS62277809A (ja) | パルス幅変調回路 | |
JPH03175709A (ja) | 高周波増幅器の電力制御回路 | |
JPH0260089B2 (ja) | ||
CA1094176A (en) | Circuit arrangement for adjusting the amplification of the signals of a plurality of channels to the same value | |
JPH03163913A (ja) | 電源変動検出回路 | |
JPS6340904Y2 (ja) | ||
JPH0817292B2 (ja) | 広帯域複合増幅器 | |
JPH07302128A (ja) | 電流制御装置 | |
JPH04105724U (ja) | 方形波2逓倍回路 | |
SU1370476A2 (ru) | Виброиспытательна система | |
JPS5929907B2 (ja) | 演算装置 | |
JP2969675B2 (ja) | 位置決め制御装置 | |
JP3357748B2 (ja) | アナログ型のマルチプライヤ |