JP3357748B2 - アナログ型のマルチプライヤ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の周波数を２
倍にする周波数掛け算回路（マルチプライヤ）に関する
もので、特に、低歪みのアナログ出力信号を得ることの
できるアナログ型のマルチプライヤに関する。

【０００２】

【従来の技術】デジタル型の入力信号の周波数を高くす
る逓倍回路としては、従来から様々なものが存在する
が、アナログ型の入力信号を歪み無く発生させることは
困難であった。図２は、そのようなアナログ型のマルチ
プライヤを示すもので、入力端子（１）及び（２）には
図３（イ）及び（ロ）に示す入力信号が印加される。図
３（イ）及び（ロ）に示す入力信号は、逆位相の関係で
ある。図３（イ）及び（ロ）に示す入力信号は、差動増
幅器（３）と、マルチプライヤ（４）を構成する差動増
幅器（５）とに印加される。差動増幅器（３）の出力電
流は、トランジスタ（６）及び（７）により電圧に変換
されマルチプライヤ（４）を構成する差動増幅器（８）
及び差動増幅器（９）に印加され差動増幅器（５）から
の信号と掛け算される。

【０００３】その結果、出力端子（１０）には図３
（ハ）に示す入力信号の周波数が２倍となった出力信号
が得られる。図２においては、トランジスタ（６）及び
（７）の働きによりマルチプライヤ（４）の動作がスイ
ッチング的なものと成らず、リニア（アナログ）な出力
が発生する。

【０００４】従って図２の回路によれば、周波数逓倍を
行うことができる。

【０００５】

【発明が解決しようとする課題】しかしながら、図２の
入力端子（１）及び（２）において、直流変動が生じ、
図３（イ）及び（ロ）の入力信号波形が図４（イ）及び
（ロ）の如くなると、その出力信号波形が図４（ハ）の
如くなり、基本波（入力周波数）成分が発生し、歪みを
もってしまう。

【０００６】その結果、図４（ハ）の信号をクロックと
して利用する回路では、クロックのデュティが変化して
しまい、特性の悪化を招く。

【０００７】

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、第１入力端子からの入力信号の直流
レベルを調整する第１直流レベル調整回路と、前記入力
信号と逆位相の入力信号が印加される第２入力端子と、
前記第１直流レベル調整回路の出力信号と前記第２入力
端子からの入力信号との掛け算を行うマルチプライヤ
と、該マルチプライヤの出力信号を１周期おきに交互に
ピークホールドする第１及び第２ピークホールド回路
と、該第１及び第２ピークホールド回路の出力信号のレ
ベル差を検出し、その差に応じて前記第１直流レベル調
整回路を制御するコンパレータとを備えることを特徴と
する。

【０００８】

【作用】本発明によれば、マルチプライヤの出力信号を
１周期おきに第１及び第２ピークホールド回路でピーク
検波し、該第１及び第２ピークホールド回路のホールド
出力をコンパレータで比較し、その差がなくなるように
入力信号の直流レベルを調整する第１直流レベル調整回
路を制御している。そのため、マルチプライヤの出力信
号が１周期ごとにレベル変動を起こすことがなくなり、
歪みのない出力信号が得られる。

【０００９】

【実施例】図１は、本発明のアナログ型のマルチプライ
ヤを示すもので、（１１）は第１入力端子（１２）から
の入力信号の直流レベルを調整する第１直流レベル調整
回路、（１３）は前記入力信号と逆位相の入力信号が印
加される第２入力端子、（１４）は該第２入力端子（１
３）からの入力信号の直流レベルを調整する第２直流レ
ベル調整回路、（１５）は 前記第１及び第２直流レベ
ル調整回路（１１）及び（１４）からの２つの入力信号
の掛け算を行うマルチプライヤ、（１６）は前記第１及
び第２入力端子（１２）及び（１３）からの２つの入力
信号のレベルを比較する第１コンパレータ、（１７）は
前記マルチプライヤ（１５）の出力信号を前記第１コン
パレータ（１６）の出力信号に応じて通過させる第１ス
イッチ、（１８）は前記マルチプライヤ（１５）の出力
信号を前記第１コンパレータ（１６）の出力信号に応じ
て通過させる第２スイッチ、（１９）及び（２０）は前
記第１及び第２スイッチ（１７）及び（１８）の出力信
号をピークホールドする第１及び第２ピークホールド回
路、（２１）は該第１及び第２ピークホールド回路（１
９）及び（２０）の出力信号のレベル差を検出し、その
差に応じて前記第１及び第２直流レベル調整回路（１
１）及び（１４）の直流レベルを制御する第２コンパレ
ータである。

【００１０】尚、マルチプライヤ（１５）は、図２のそ
れと同じものである、第１及び第２入力端子（１２）及
び（１３）に、図５（イ）及び（ロ）に示す入力信号が
印加されたとすると、該２つの信号は第１及び第２直流
レベル調整回路（１１）及び（１４）を介してマルチプ
ライヤ（１５）に印加され両信号の掛け算がおこなわれ
る。すると、マルチプライヤ（１５）の出力端子（１
０）には、図５（ハ）に示す周波数が２倍となった出力
信号が得られる。

【００１１】図５（イ）及び（ロ）に示す入力信号は、
一点鎖線で示す直流レベルから明らかなように直流オフ
セットを有しているので、図５（ハ）の信号は１周期毎
にレベル変動をおこし歪みを有している。図５（ハ）の
信号は第１及び第２スイッチ（１７）及び（１８）に印
加される。第１及び第２スイッチ（１７）及び（１８）
は、第１コンパレータ（１６）の出力信号に応じて交互
に開閉する。第１コンパレータ（１６）には、図５
（イ）及び（ロ）に示す入力信号が印加されるので、そ
の出力制御信号は、図５（ニ）及び（ホ）に示す通り互
いに逆位相となる。

【００１２】例えば、図５（ニ）に示す制御信号が第１
スイッチ（１７）に印加され、該制御信号の「Ｈ」レベ
ル期間中第１スイッチ（１７）が開くとすると、第１ス
イッチ（１７）の出力信号は、図５（ヘ）に実線で示す
ようになる。また、図５（ホ）に示す制御信号が第２ス
イッチ（１８）に印加され、該制御信号の「Ｈ」レベル
期間中第２スイッチ（１８）が開くとすると、第２スイ
ッチ（１８）の出力信号は、図５（ト）に実線で示すよ
うになる。

【００１３】図５（ヘ）（ト）に実線で示す信号が、第
１及び第２ピークホールド回路（１９）及び（２０）に
印加されると、各々ピーク検波（ピークホールド）が行
われ、第１及び第２ピークホールド回路（１９）及び
（２０）の出力信号は、図５（へ）（ト）の点線で示す
レベルとなる。

【００１４】図５（へ）（ト）の点線で示すレベルの信
号が、第２コンパレータ（２１）に印加されると、その
レベル差に応じた信号が第２コンパレータ（２１）から
第１及び第２直流レベル調整回路（１１）及び（１４）
に印加され、その直流レベルを調整する。第１及び第２
直流レベル調整回路（１１）及び（１４）で直流レベル
が正しい方向に調整されると、図５（ハ）に示す信号の
１周期毎のレベル変動が小さくなり、結果として第２コ
ンパレータ（２１）の出力信号レベルが小さくなり、第
２コンパレータ（２１）の出力がゼロとなった状態で安
定する。この状態は、第１及び第２直流レベル調整回路
（１１）及び（１４）の出力間における直流レベルが等
しくなる。

【００１５】従って、図１の回路によれば、マルチプラ
イヤの出力信号が１周期ごとにレベル変動を起こすこと
がなくなり、歪みのない出力信号が得られる。図６は、
図１のアナログ型のマルチプライヤの具体回路例を示す
もので、第１及び第２入力端子（１２）及び（１３）か
らの入力信号は、トランジスタ（３０）（３１）と、第
１及び第２直流レベル調整回路（１１）及び（１４）を
介して、マルチプライヤ（１５）に印加される。マルチ
プライヤ（１５）の出力信号は、トランジスタ（３２）
を介して、第１及び第２ピークホールド回路（１９）及
び（２０）を構成するトランジスタ（３３）（３４）に
印加される。

【００１６】ここで、第１及び第２直流レベル調整回路
（１１）及び（１４）の出力が印加されるトランジスタ
（３５）（３６）は、図１の第１及び第２スイッチ（１
７）及び（１８）と第１コンパレータ（１６）の働きを
兼用しており、レベル比較とともに、その結果に応じて
トランジスタ（３３）または（３４）のベースをシャン
ト型で接地する。第２コンパレータ（２１）の出力電流
値に応じて、第１及び第２直流レベル調整回路（１１）
及び（１４）の抵抗（３７）（３８）に流れる電流値が
変化し、出力直流レベルが変化する。

【００１７】

【発明の効果】以上述べた如く、本発明によれば、マル
チプライヤの出力信号を１周期おきに第１及び第２ピー
クホールド回路でピーク検波し、該第１及び第２ピーク
ホールド回路のホールド出力をコンパレータで比較し、
その差がなくなるように入力信号の直流レベルを調整す
る第１直流レベル調整回路を制御している。そのため、
マルチプライヤの出力信号が１周期ごとにレベル変動を
起こすことがなくなり、歪みのない出力信号が得られ
る。

【図面の簡単な説明】

【図１】本発明のアナログ型のマルチプライヤ を示す
回路図である。

【図２】従来のアナログ型のマルチプライヤ を示す回
路図である。

【図３】本発明のアナログ型のマルチプライヤの説明に
供するための波形図である。

【図４】本発明のアナログ型のマルチプライヤの説明に
供するための波形図である。

【図５】本発明のアナログ型のマルチプライヤの説明に
供するための波形図である。

【図６】本発明のアナログ型のマルチプライヤの具体回
路例の説明に供するための回路図である。

【符号の説明】

（１１） 第１直流レベル調整回路 （１４） 第２直流レベル調整回路 （１５） マルチプライヤ （１６） 第１コンパレータ （１７） 第１スイッチ （１８） 第２スイッチ （１９） 第１ピークホールド回路 （２０） 第２ピークホールド回路 （２１） 第２コンパレータ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１入力端子からの入力信号の直流レベ
   ルを調整する第１直流レベル調整回路と、 前記入力信号と逆位相の入力信号が印加される第２入力
   端子と、前記第１直流レベル調整回路の出力信号と前記第２入力
   端子からの入力信号と の掛け算を行うマルチプライヤ
   と、 該マルチプライヤの出力信号を１周期おきに交互にピー
   クホールドする第１及び第２ピークホールド回路と、 該第１及び第２ピークホールド回路の出力信号のレベル
   差を検出し、その差に応じて前記第１直流レベル調整回
   路を制御するコンパレータと、を備えることを特徴とす
   るアナログ型のマルチプライヤ。
2. 【請求項２】 第１入力端子からの入力信号の直流レベ
   ルを調整する第１直流レベル調整回路と、 前記入力信号と逆位相の入力信号が印加される第２入力
   端子と、 該第２入力端子からの入力信号の直流レベルを調整する
   第２直流レベル調整回路と、 前記第１及び第２直流レベル調整回路からの２つの入力
   信号の掛け算を行うマルチプライヤと、 前記第１及び第２入力端子からの２つの入力信号のレベ
   ルを比較する第１コンパレータと、 前記マルチプライヤの出力信号を前記第１コンパレータ
   の出力信号に応じて通過させる第１スイッチと、 前記マルチプライヤの出力信号を前記第１コンパレータ
   の出力信号に応じて通過させる第２スイッチと、 前記第１及び第２スイッチの出力信号をピークホールド
   する第１及び第２ピークホールド回路と、 該第１及び第２ピークホールド回路の出力信号のレベル
   差を検出し、その差に応じて前記第１及び第２直流レベ
   ル調整回路を制御する第２コンパレータと、を備えるこ
   とを特徴とするアナログ型のマルチプライヤ。