JP3120915B2 - インバータ制御装置 - Google Patents
インバータ制御装置Info
- Publication number
- JP3120915B2 JP3120915B2 JP04339860A JP33986092A JP3120915B2 JP 3120915 B2 JP3120915 B2 JP 3120915B2 JP 04339860 A JP04339860 A JP 04339860A JP 33986092 A JP33986092 A JP 33986092A JP 3120915 B2 JP3120915 B2 JP 3120915B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- voltage
- control device
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モータを駆動するイン
バータ制御装置に関するものであり、特に相電流と相電
圧を検出しフィードバック制御するインバータ制御装置
に関する。
バータ制御装置に関するものであり、特に相電流と相電
圧を検出しフィードバック制御するインバータ制御装置
に関する。
【０００２】
【従来の技術】図３は従来のインバータ制御装置の一構
成例を示すブロック図である。モータ１８の相電流Ｉ
ｕ，Ｉｖは、インバータの出力に直列に挿入された電流
検出抵抗１６、１７の電圧降下として取り出され、それ
ぞれ絶縁増幅器２１、２２に入力される。絶縁増幅器２
１、２２の出力は、Ａ／Ｄ変換器２６によってディジタ
ル値に変換され電流制御回路２５に入力される。電流制
御回路２５にて上位制御回路からの電流指令Ｉｕ＊，Ｉ
ｖ＊と、検出した相電流Ｉｕ，Ｉｖとから各相の電流偏
差が求められ、比例および積分増幅されて、モータ１８
の各相に印加すべき電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と
して出力される。電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊はＰ
ＷＭ信号発生回路２０にて指令値に比例したオンオフデ
ューティを持つＰＷＭ信号に変換され、デッドタイムが
付加されてインバータのパワー素子２〜７に対するオン
オフ指令信号Ｇ１〜Ｇ６とされる。パワー素子２〜７の
ゲート回路８〜１３にてオンオフ指令信号Ｇ１〜Ｇ６に
従い各パワー素子２〜７がオンオフされることにより、
コンバータ１によって整流された直流電圧Ｖｂｕｓが電
圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に比例したデューティで
モータ１８の各相に印加される。このようにして、モー
タ１８の各相の相電流Ｉｕ，Ｉｖは、電流指令Ｉｕ＊，
Ｉｖ＊に一致するように制御される。
成例を示すブロック図である。モータ１８の相電流Ｉ
ｕ，Ｉｖは、インバータの出力に直列に挿入された電流
検出抵抗１６、１７の電圧降下として取り出され、それ
ぞれ絶縁増幅器２１、２２に入力される。絶縁増幅器２
１、２２の出力は、Ａ／Ｄ変換器２６によってディジタ
ル値に変換され電流制御回路２５に入力される。電流制
御回路２５にて上位制御回路からの電流指令Ｉｕ＊，Ｉ
ｖ＊と、検出した相電流Ｉｕ，Ｉｖとから各相の電流偏
差が求められ、比例および積分増幅されて、モータ１８
の各相に印加すべき電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と
して出力される。電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊はＰ
ＷＭ信号発生回路２０にて指令値に比例したオンオフデ
ューティを持つＰＷＭ信号に変換され、デッドタイムが
付加されてインバータのパワー素子２〜７に対するオン
オフ指令信号Ｇ１〜Ｇ６とされる。パワー素子２〜７の
ゲート回路８〜１３にてオンオフ指令信号Ｇ１〜Ｇ６に
従い各パワー素子２〜７がオンオフされることにより、
コンバータ１によって整流された直流電圧Ｖｂｕｓが電
圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に比例したデューティで
モータ１８の各相に印加される。このようにして、モー
タ１８の各相の相電流Ｉｕ，Ｉｖは、電流指令Ｉｕ＊，
Ｉｖ＊に一致するように制御される。
【０００３】一方インバータの直流電圧Ｖｂｕｓは分圧
抵抗１４、２７によって分圧され、絶縁増幅器２８を介
してＡ／Ｄ変換器２６に入力される。ディジタル値に変
換された直流電圧Ｖｂｕｓは電流制御回路２５に入力さ
れ、パワー素子２〜７の過電圧保護および電流ループゲ
インの補正の２つの目的に使用される。過電圧保護は商
用周波数電源の電圧変動またはモータからのエネルギー
回生によるインバータ入力電圧の上昇が発生した場合に
行なわれ、コンバータ内部で抵抗によってコンデンサー
の電荷を放電することでなされる。また電流ループゲイ
ンの補正はモータ回転中の電流ループゲインを一定に保
つために実施するものであり、電流ループゲインがモー
タの誘起電圧によって力行時に減少し回生時に増加する
のを打ち消すよう、比例および積分増幅における係数
を、直流電圧Ｖｂｕｓと誘起電圧の比率分だけ動的に増
減することで実現される。
抵抗１４、２７によって分圧され、絶縁増幅器２８を介
してＡ／Ｄ変換器２６に入力される。ディジタル値に変
換された直流電圧Ｖｂｕｓは電流制御回路２５に入力さ
れ、パワー素子２〜７の過電圧保護および電流ループゲ
インの補正の２つの目的に使用される。過電圧保護は商
用周波数電源の電圧変動またはモータからのエネルギー
回生によるインバータ入力電圧の上昇が発生した場合に
行なわれ、コンバータ内部で抵抗によってコンデンサー
の電荷を放電することでなされる。また電流ループゲイ
ンの補正はモータ回転中の電流ループゲインを一定に保
つために実施するものであり、電流ループゲインがモー
タの誘起電圧によって力行時に減少し回生時に増加する
のを打ち消すよう、比例および積分増幅における係数
を、直流電圧Ｖｂｕｓと誘起電圧の比率分だけ動的に増
減することで実現される。
【０００４】
【発明が解決しようとする課題】上述した従来のインバ
ータ制御装置に於いては、図３に示すようにインバータ
の直流電圧Ｖｂｕｓを測定するために、専用の絶縁増幅
器２８を必要とする。一般的な絶縁増幅器は構成要素と
してパルストランスを使用するため、基板上の部品の実
装面積が増加すると共に、３個の絶縁増幅器の入力側電
位がそれぞれ異なるため、パターン配線上のスペースも
増加するという問題があった。本発明は上述した事情か
ら成されたものであり、本発明の目的は、インバータの
入力電圧を測定するため絶縁増幅器と電流検出用の絶縁
増幅器を共用し、基板上の部品の実装面積やパターン配
線上のスペースを減少させる事ができるインバータ制御
装置を提供する事にある。
ータ制御装置に於いては、図３に示すようにインバータ
の直流電圧Ｖｂｕｓを測定するために、専用の絶縁増幅
器２８を必要とする。一般的な絶縁増幅器は構成要素と
してパルストランスを使用するため、基板上の部品の実
装面積が増加すると共に、３個の絶縁増幅器の入力側電
位がそれぞれ異なるため、パターン配線上のスペースも
増加するという問題があった。本発明は上述した事情か
ら成されたものであり、本発明の目的は、インバータの
入力電圧を測定するため絶縁増幅器と電流検出用の絶縁
増幅器を共用し、基板上の部品の実装面積やパターン配
線上のスペースを減少させる事ができるインバータ制御
装置を提供する事にある。
【０００５】
【課題を解決するための手段】本発明は上述した事情か
ら成されたものであり、本発明の上記目的は、インバー
タの出力に直列に挿入した電流検出抵抗と、前記電流検
出抵抗の一端と前記インバータの入力電源の間の電位差
を分圧する分圧抵抗と、前記各抵抗の電圧降下のいずれ
かを選択し絶縁増幅器に入力するセレクタと、前記絶縁
増幅器の出力に接続したサンプルホールド回路と、前記
サンプルホールド回路を前記インバータのパワー素子の
オンオフ信号に基づいて動作させるタイミング発生回路
とを具備することにより達成される。
ら成されたものであり、本発明の上記目的は、インバー
タの出力に直列に挿入した電流検出抵抗と、前記電流検
出抵抗の一端と前記インバータの入力電源の間の電位差
を分圧する分圧抵抗と、前記各抵抗の電圧降下のいずれ
かを選択し絶縁増幅器に入力するセレクタと、前記絶縁
増幅器の出力に接続したサンプルホールド回路と、前記
サンプルホールド回路を前記インバータのパワー素子の
オンオフ信号に基づいて動作させるタイミング発生回路
とを具備することにより達成される。
【０００６】
【作用】本発明にあっては、電流検出抵抗と分圧抵抗の
各電圧降下を選択してインバータを制御しているので、
絶縁増幅器の数を減らすことができ、基板上の部品の実
装面積やパターン配線上のスペースを減少させることが
できる。
各電圧降下を選択してインバータを制御しているので、
絶縁増幅器の数を減らすことができ、基板上の部品の実
装面積やパターン配線上のスペースを減少させることが
できる。
【０００７】
【実施例】図１は本発明のインバータ制御装置の一構成
例を図３に対応させて示すブロック図であり、同一機能
のブロックは同一番号を付している。以下図面に基づい
て本発明の実施例を具体的に説明する。インバータのＵ
相出力とインバータの＋側入力間の電位差を分圧するよ
うに分圧抵抗１４、１５が設けてあり、分圧抵抗１５と
Ｕ相用の電流検出抵抗１６の一方の端子はともに同電位
でインバータのＵ相出力電位に一致している。セレクタ
ー１９は後述するタイミング発生回路２３からの選択信
号Ｓｓｅｌに従って分圧抵抗１５または電流検出抵抗１
６の端子間電圧を絶縁増幅器２１に入力する。
例を図３に対応させて示すブロック図であり、同一機能
のブロックは同一番号を付している。以下図面に基づい
て本発明の実施例を具体的に説明する。インバータのＵ
相出力とインバータの＋側入力間の電位差を分圧するよ
うに分圧抵抗１４、１５が設けてあり、分圧抵抗１５と
Ｕ相用の電流検出抵抗１６の一方の端子はともに同電位
でインバータのＵ相出力電位に一致している。セレクタ
ー１９は後述するタイミング発生回路２３からの選択信
号Ｓｓｅｌに従って分圧抵抗１５または電流検出抵抗１
６の端子間電圧を絶縁増幅器２１に入力する。
【０００８】一方インバータのＵ相出力電位はパワー素
子のコレクタ、エミッタ間電圧を無視できるものとし
て、ゲート信号Ｇ１がＯＮしている期間はインバータ入
力の＋側電位に、ゲート信号Ｇ２がＯＮしている期間は
インバータ入力のー側電位に一致する。さらにゲート信
号Ｇ１、Ｇ２がともにＯＦＦしている期間についてはＵ
相電流Ｉｕに従う。これらの関係を図２のａ）〜ｆ）に
示す。同図ｂ）ｄ）ｆ）からわかるようにゲート信号Ｇ
２がＯＮの区間において分圧抵抗１５の端子間電圧をサ
ンプリングしてやれば、インバータの入力電圧に比例し
た電圧値Ｖｂｕｓ×Ｒ２／（Ｒ１＋Ｒ２）が得られるこ
とがわかる。但しここにＲ１、Ｒ２はそれぞれ分圧抵抗
１４、１５の抵抗値を示す。タイミング発生回路２３で
は電流制御の一周期内においてセレクタ１９へのセレク
ト信号Ｓｓｅｌを電流検出、電圧検出の一方に切り替え
ると共に、ＰＷＭ信号発生回路２０の出力するゲート信
号Ｇ２を取り込んで、ゲート信号Ｇ２がＯＮであってセ
レクト信号Ｓｓｅｌ信号が電圧検出の期間のみサンプル
ホールド回路２４にサンプル指令信号を出力する。これ
によりサンプルホールド回路２４の出力は常にインバー
タの入力電圧に比例した値に保たれるため、電流制御回
路２５はＡ／Ｄ変換器２６を介してインバータの入力電
圧を読み込み、制御に使用する。
子のコレクタ、エミッタ間電圧を無視できるものとし
て、ゲート信号Ｇ１がＯＮしている期間はインバータ入
力の＋側電位に、ゲート信号Ｇ２がＯＮしている期間は
インバータ入力のー側電位に一致する。さらにゲート信
号Ｇ１、Ｇ２がともにＯＦＦしている期間についてはＵ
相電流Ｉｕに従う。これらの関係を図２のａ）〜ｆ）に
示す。同図ｂ）ｄ）ｆ）からわかるようにゲート信号Ｇ
２がＯＮの区間において分圧抵抗１５の端子間電圧をサ
ンプリングしてやれば、インバータの入力電圧に比例し
た電圧値Ｖｂｕｓ×Ｒ２／（Ｒ１＋Ｒ２）が得られるこ
とがわかる。但しここにＲ１、Ｒ２はそれぞれ分圧抵抗
１４、１５の抵抗値を示す。タイミング発生回路２３で
は電流制御の一周期内においてセレクタ１９へのセレク
ト信号Ｓｓｅｌを電流検出、電圧検出の一方に切り替え
ると共に、ＰＷＭ信号発生回路２０の出力するゲート信
号Ｇ２を取り込んで、ゲート信号Ｇ２がＯＮであってセ
レクト信号Ｓｓｅｌ信号が電圧検出の期間のみサンプル
ホールド回路２４にサンプル指令信号を出力する。これ
によりサンプルホールド回路２４の出力は常にインバー
タの入力電圧に比例した値に保たれるため、電流制御回
路２５はＡ／Ｄ変換器２６を介してインバータの入力電
圧を読み込み、制御に使用する。
【０００９】
【発明の効果】以上のように本発明のインバータ制御装
置によれば、インバータの入力電圧を検出するための専
用の絶縁増幅器が不要となるため、インバータ制御装置
の制御基板を小型にすることができる。
置によれば、インバータの入力電圧を検出するための専
用の絶縁増幅器が不要となるため、インバータ制御装置
の制御基板を小型にすることができる。
【図面の簡単な説明】
【図１】本発明のインバータ制御装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明装置の各部の信号波形を示す図である。
【図３】従来技術のインバータ制御装置の一実施例を示
すブロック図である。
すブロック図である。
１ コンバータ ２〜７ パワー素子 ８〜１３ ゲート回路 １４，１５，２７ 分圧抵抗 １６，１７ 電流検出抵抗 １８ モータ １９ セレクタ ２１，２２，２８ 絶縁増幅器 ２３ タイミング発生回路 ２４ サンプルホールド回路 ２５ 電流制御回路 ２６ Ａ／Ｄ変換器
Claims (1)
- 【請求項１】インバータの入力電圧と出力電流を検出
し、前記出力電流を制御するインバータ制御装置におい
て、前記インバータの出力に直列に挿入した電流検出抵
抗と、前記電流検出抵抗の一端と前記インバータの入力
電源の間の電位差を分圧する分圧抵抗と、前記各抵抗の
電圧降下のいずれかを選択し絶縁増幅器に入力するセレ
クタと、前記絶縁増幅器の出力に接続したサンプルホー
ルド回路と、前記サンプルホールド回路を前記インバー
タのパワー素子のオンオフ信号に基づいて動作させるタ
イミング発生回路とを備えた事を特徴とするインバータ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04339860A JP3120915B2 (ja) | 1992-11-26 | 1992-11-26 | インバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04339860A JP3120915B2 (ja) | 1992-11-26 | 1992-11-26 | インバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165528A JPH06165528A (ja) | 1994-06-10 |
| JP3120915B2 true JP3120915B2 (ja) | 2000-12-25 |
Family
ID=18331514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04339860A Expired - Fee Related JP3120915B2 (ja) | 1992-11-26 | 1992-11-26 | インバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120915B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7909651B2 (en) | 2007-03-31 | 2011-03-22 | Yungs Group, Inc. | Multifunctional connection cord for multimedia device |
| US9063697B2 (en) | 2006-09-11 | 2015-06-23 | Apple Inc. | Highly portable media devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456848B1 (ko) * | 2002-06-27 | 2004-11-10 | 현대자동차주식회사 | 전기자동차의 지능형 전원장치 |
| JP4736668B2 (ja) * | 2005-09-26 | 2011-07-27 | 株式会社デンソー | 負荷駆動装置の信号検出装置 |
-
1992
- 1992-11-26 JP JP04339860A patent/JP3120915B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9063697B2 (en) | 2006-09-11 | 2015-06-23 | Apple Inc. | Highly portable media devices |
| US7909651B2 (en) | 2007-03-31 | 2011-03-22 | Yungs Group, Inc. | Multifunctional connection cord for multimedia device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06165528A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2002086919A1 (ja) | ソレノイド駆動装置及び駆動方法 | |
| JP3363980B2 (ja) | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 | |
| JP3120915B2 (ja) | インバータ制御装置 | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| US6720752B2 (en) | PWM motor driving device | |
| JP2004053528A (ja) | 電流検出回路 | |
| JPS59194686A (ja) | モ−タ駆動装置 | |
| JP2735918B2 (ja) | 正負両出力形電源装置 | |
| JP2002369507A (ja) | スイッチング電源 | |
| JP4672218B2 (ja) | モータ制御装置 | |
| JP2593250Y2 (ja) | スイッチング電源 | |
| JP2637178B2 (ja) | 電力変換装置 | |
| JP2724167B2 (ja) | 電源出力安定化装置 | |
| JP2537452Y2 (ja) | 交流電動機の制御装置 | |
| JPH02294269A (ja) | 電源装置 | |
| JPH11127589A (ja) | 電動機の速度制御装置 | |
| JP3560100B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP3094700B2 (ja) | インバータの出力電流補正装置 | |
| JPH0678543A (ja) | インバータ装置 | |
| JP3210900B2 (ja) | ３相インバータ | |
| JP2001359272A (ja) | スイッチング電源装置 | |
| JPH07303388A (ja) | 信号発生回路 | |
| JP2544196Y2 (ja) | 交流電動機の制御装置 | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| JP2000152678A (ja) | モータのサーボ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |