JPH04329710A - ２逓倍回路 - Google Patents
２逓倍回路Info
- Publication number
- JPH04329710A JPH04329710A JP3128572A JP12857291A JPH04329710A JP H04329710 A JPH04329710 A JP H04329710A JP 3128572 A JP3128572 A JP 3128572A JP 12857291 A JP12857291 A JP 12857291A JP H04329710 A JPH04329710 A JP H04329710A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- variable delay
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力信号の周波数を逓倍
する２逓倍回路に関し、特に、ディジタル回路で構成さ
れる２逓倍回路に関する。
する２逓倍回路に関し、特に、ディジタル回路で構成さ
れる２逓倍回路に関する。
【０００２】
【従来の技術】図３は従来の２逓倍回路の一例を示すブ
ロック図である。入力信号１１は入力整合回路１２を介
してトランジスタからなる非線形回路１３に入力される
。この入力整合回路１２は非線形回路１３の入力部に対
して入力信号１１の周波数の整合をとるために設けられ
ている。非線形回路１３の出力は出力整合回路１４を介
して出力負荷１５に入力される。この出力整合回路１４
は非線形回路１３の出力部に対して入力信号１１の周波
数の２倍波の整合をとるために設けられている。
ロック図である。入力信号１１は入力整合回路１２を介
してトランジスタからなる非線形回路１３に入力される
。この入力整合回路１２は非線形回路１３の入力部に対
して入力信号１１の周波数の整合をとるために設けられ
ている。非線形回路１３の出力は出力整合回路１４を介
して出力負荷１５に入力される。この出力整合回路１４
は非線形回路１３の出力部に対して入力信号１１の周波
数の２倍波の整合をとるために設けられている。
【０００３】次に、上述の２逓倍回路の動作について説
明する。先ず、入力整合回路１２に入力信号１１が入力
されると、入力整合回路１２を通過した信号は非線形回
路１３において歪み、非線形回路１３の出力部には入力
信号１１の周波数の整数倍の高周波が発生する。次に、
非線形回路１３の出力信号が出力整合回路１４に入力さ
れると、非線形回路１３の出力信号の中から入力信号１
１の２倍波だけが出力整合回路１４から出力される。こ
のようにして、入力信号１１を２逓倍することができる
。
明する。先ず、入力整合回路１２に入力信号１１が入力
されると、入力整合回路１２を通過した信号は非線形回
路１３において歪み、非線形回路１３の出力部には入力
信号１１の周波数の整数倍の高周波が発生する。次に、
非線形回路１３の出力信号が出力整合回路１４に入力さ
れると、非線形回路１３の出力信号の中から入力信号１
１の２倍波だけが出力整合回路１４から出力される。こ
のようにして、入力信号１１を２逓倍することができる
。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の２逓倍回路においては、高周波を生成する非線
形回路１３の前後で周波数の整合をとっているため、出
力信号のデューティ比を例えば５０％に調整することが
困難であり、回路を再現する度に調整を行なう必要があ
って煩雑である。
た従来の２逓倍回路においては、高周波を生成する非線
形回路１３の前後で周波数の整合をとっているため、出
力信号のデューティ比を例えば５０％に調整することが
困難であり、回路を再現する度に調整を行なう必要があ
って煩雑である。
【０００５】また、非線形回路１３にはコイル等のアナ
ログ素子を使用するため、素子値のバラツキによる誤差
が生じやすいと共に、２逓倍回路をＬＳＩ化することが
困難である。
ログ素子を使用するため、素子値のバラツキによる誤差
が生じやすいと共に、２逓倍回路をＬＳＩ化することが
困難である。
【０００６】更に、この２逓倍回路をディジタル回路に
使用する場合、正弦波信号を矩形波信号に変換する回路
が必要になる。
使用する場合、正弦波信号を矩形波信号に変換する回路
が必要になる。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、出力信号のデューティ比を自動的に調整す
ることができると共に、ディジタル回路で構成すること
ができる２逓倍回路を提供することを目的とする。
のであって、出力信号のデューティ比を自動的に調整す
ることができると共に、ディジタル回路で構成すること
ができる２逓倍回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る２逓倍回路
は、入力信号を遅延させる可変遅延回路と、この可変遅
延回路の出力信号と前記入力信号との排他的論理和をと
る排他的論理和ゲートと、この排他的論理和ゲートの出
力信号を低域濾波する低域通過フィルタと、この低域通
過フィルタの出力電圧と基準電圧との間の電圧差を積分
する積分回路とを有し、前記可変遅延回路は前記積分回
路の出力に基づいて遅延量が制御されることを特徴とす
る。
は、入力信号を遅延させる可変遅延回路と、この可変遅
延回路の出力信号と前記入力信号との排他的論理和をと
る排他的論理和ゲートと、この排他的論理和ゲートの出
力信号を低域濾波する低域通過フィルタと、この低域通
過フィルタの出力電圧と基準電圧との間の電圧差を積分
する積分回路とを有し、前記可変遅延回路は前記積分回
路の出力に基づいて遅延量が制御されることを特徴とす
る。
【０００９】
【作用】本発明においては、可変遅延回路が入力信号を
遅延させ、排他的論理和ゲートが前記可変遅延回路の出
力信号と前記入力信号との排他的論理和をとることによ
り、前記排他的論理和ゲートの出力信号として前記入力
信号の２倍の周波数をもった信号（２逓倍信号）を得る
ことができる。低域通過フィルタは前記排他的論理和ゲ
ートの出力信号を低域濾波してその平均電圧を出力する
。積分回路は前記低域通過フィルタの出力電圧と基準電
圧との間の電圧差を積分する。そして、前記積分回路の
出力に基づいて前記可変遅延回路の遅延量を制御するこ
とにより、前記排他的論理和ゲートから出力される２逓
倍信号のデューティ比を自動的に調整することができる
。
遅延させ、排他的論理和ゲートが前記可変遅延回路の出
力信号と前記入力信号との排他的論理和をとることによ
り、前記排他的論理和ゲートの出力信号として前記入力
信号の２倍の周波数をもった信号（２逓倍信号）を得る
ことができる。低域通過フィルタは前記排他的論理和ゲ
ートの出力信号を低域濾波してその平均電圧を出力する
。積分回路は前記低域通過フィルタの出力電圧と基準電
圧との間の電圧差を積分する。そして、前記積分回路の
出力に基づいて前記可変遅延回路の遅延量を制御するこ
とにより、前記排他的論理和ゲートから出力される２逓
倍信号のデューティ比を自動的に調整することができる
。
【００１０】この場合に、前記積分回路の前記基準電圧
を適切なものに設定することにより、前記可変遅延回路
の遅延量を前記入力信号の１／４周期に制御すれば、前
記排他的論理和ゲートから出力される２逓倍信号のデュ
ーティ比を５０％にすることができる。
を適切なものに設定することにより、前記可変遅延回路
の遅延量を前記入力信号の１／４周期に制御すれば、前
記排他的論理和ゲートから出力される２逓倍信号のデュ
ーティ比を５０％にすることができる。
【００１１】本発明によれば、積分回路が低域通過フィ
ルタの出力電圧と基準電圧との間の電圧差を積分した結
果に基づいて２逓倍信号のデューティ比を自動的に調整
するため、従来とは異なって複雑な調整を行なう必要が
ない。また、本発明に係る２逓倍回路はコイル等のアナ
ログ素子を使用せず、ディジタル回路で構成することが
できるので、素子値のバラツキによる誤差を低減できる
と共に、容易にＬＳＩ化することができる。
ルタの出力電圧と基準電圧との間の電圧差を積分した結
果に基づいて２逓倍信号のデューティ比を自動的に調整
するため、従来とは異なって複雑な調整を行なう必要が
ない。また、本発明に係る２逓倍回路はコイル等のアナ
ログ素子を使用せず、ディジタル回路で構成することが
できるので、素子値のバラツキによる誤差を低減できる
と共に、容易にＬＳＩ化することができる。
【００１２】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。図１は本発明の実施例に係る２逓倍
回路を示すブロック図である。
参照して説明する。図１は本発明の実施例に係る２逓倍
回路を示すブロック図である。
【００１３】入力端子１には矩形波の入力信号が入力さ
れる。可変遅延回路２は入力端子１を介して入力信号を
入力し、この入力信号を所定の遅延量で遅延させて出力
する。排他的論理和（ＥＯＲ）ゲート３は可変遅延回路
２の出力信号と、入力端子１の入力信号とを入力し、双
方の排他的論理和をとって出力する。この排他的論理和
ゲート３の出力信号は出力端子１０に出力されると共に
、低域通過フィルタ（ＬＰＦ）４に供給される。低域通
過フィルタ４は排他的論理和ゲート３の出力信号を低域
濾波してその平均電圧を出力する。積分回路５は以下に
構成されている。即ち、オペアンプ８はその−入力端に
抵抗９を介して低域通過フィルタ４の出力電圧を入力し
、その＋入力端に基準電圧端子６から基準電圧を入力し
て、双方の電圧差を積分する。このオペアンプ８の出力
は可変遅延回路２に供給されると共に、コンデンサ７を
介してオペアンプ８の−入力端に帰還される。そして、
積分回路５の出力に基づいて可変遅延回路２の遅延量が
制御される。
れる。可変遅延回路２は入力端子１を介して入力信号を
入力し、この入力信号を所定の遅延量で遅延させて出力
する。排他的論理和（ＥＯＲ）ゲート３は可変遅延回路
２の出力信号と、入力端子１の入力信号とを入力し、双
方の排他的論理和をとって出力する。この排他的論理和
ゲート３の出力信号は出力端子１０に出力されると共に
、低域通過フィルタ（ＬＰＦ）４に供給される。低域通
過フィルタ４は排他的論理和ゲート３の出力信号を低域
濾波してその平均電圧を出力する。積分回路５は以下に
構成されている。即ち、オペアンプ８はその−入力端に
抵抗９を介して低域通過フィルタ４の出力電圧を入力し
、その＋入力端に基準電圧端子６から基準電圧を入力し
て、双方の電圧差を積分する。このオペアンプ８の出力
は可変遅延回路２に供給されると共に、コンデンサ７を
介してオペアンプ８の−入力端に帰還される。そして、
積分回路５の出力に基づいて可変遅延回路２の遅延量が
制御される。
【００１４】次に、上述した２逓倍回路の動作について
説明する。図２は図１における入力端子１に０乃至５Ｖ
の矩形波を入力した場合のタイミングチャート図である
。
説明する。図２は図１における入力端子１に０乃至５Ｖ
の矩形波を入力した場合のタイミングチャート図である
。
【００１５】先ず、入力端子１に矩形波の入力信号を入
力し、例えば可変遅延回路２の遅延量が入力信号の１／
８周期であると、可変遅延回路２は信号Ａを出力する。 このため、排他的論理和ゲート３は入力信号と遅延が生
じた信号Ａとの排他的論理和をとるので、入力信号の２
倍の周波数をもつ信号Ｂを出力する。この場合、可変遅
延回路２の遅延量が入力信号の１／８周期であるため、
排他的論理和ゲート３の出力信号Ｂはデューティ比が約
２５％になる。また、低域通過フィルタ４はデューティ
比が２５％である信号Ｂを低域濾波して、１．２５Ｖの
平均電圧Ｃを出力する。この平均電圧Ｃは信号Ｂのデュ
ーティ比に比例し、例えば信号Ｂのデューティ比が５０
％であれば２．５Ｖになり、信号Ｂのデューティ比が１
００％であれば５Ｖになる。
力し、例えば可変遅延回路２の遅延量が入力信号の１／
８周期であると、可変遅延回路２は信号Ａを出力する。 このため、排他的論理和ゲート３は入力信号と遅延が生
じた信号Ａとの排他的論理和をとるので、入力信号の２
倍の周波数をもつ信号Ｂを出力する。この場合、可変遅
延回路２の遅延量が入力信号の１／８周期であるため、
排他的論理和ゲート３の出力信号Ｂはデューティ比が約
２５％になる。また、低域通過フィルタ４はデューティ
比が２５％である信号Ｂを低域濾波して、１．２５Ｖの
平均電圧Ｃを出力する。この平均電圧Ｃは信号Ｂのデュ
ーティ比に比例し、例えば信号Ｂのデューティ比が５０
％であれば２．５Ｖになり、信号Ｂのデューティ比が１
００％であれば５Ｖになる。
【００１６】次に、排他的論理和ゲート３の出力信号Ｂ
のデューティ比を例えば約５０％に調整しようとする場
合、積分回路５の基準電圧Ｄを２．５Ｖに設定し、積分
回路５の出力を可変遅延回路２にフィードバックする。 この積分回路５の出力に基づいて可変遅延回路２の遅延
量を入力信号の１／４周期に制御すると、可変遅延回路
２は信号Ｅを出力する。このため、排他的論理和ゲート
３は入力信号と信号Ｅとの排他的論理和をとるので、デ
ューティ比が約５０％である信号Ｆを出力する。このよ
うにして、入力信号を２逓倍することができ、この２逓
倍信号のデューティ比を約５０％にすることができる。
のデューティ比を例えば約５０％に調整しようとする場
合、積分回路５の基準電圧Ｄを２．５Ｖに設定し、積分
回路５の出力を可変遅延回路２にフィードバックする。 この積分回路５の出力に基づいて可変遅延回路２の遅延
量を入力信号の１／４周期に制御すると、可変遅延回路
２は信号Ｅを出力する。このため、排他的論理和ゲート
３は入力信号と信号Ｅとの排他的論理和をとるので、デ
ューティ比が約５０％である信号Ｆを出力する。このよ
うにして、入力信号を２逓倍することができ、この２逓
倍信号のデューティ比を約５０％にすることができる。
【００１７】本実施例によれば、積分回路５の基準電圧
を適切なものに設定し、積分回路５が低域通過フィルタ
４の出力電圧と基準電圧との間の電圧差を積分した結果
に基づいて、２逓倍信号のデューティ比を自動的に調整
することができる。このため、従来とは異なって複雑な
調整を行なう必要がない。また、本実施例回路はアナロ
グ素子を使用せず、ディジタル回路で構成することがで
きるので、素子値のバラツキによる誤差を低減できると
共に、容易にＬＳＩ化することができる。
を適切なものに設定し、積分回路５が低域通過フィルタ
４の出力電圧と基準電圧との間の電圧差を積分した結果
に基づいて、２逓倍信号のデューティ比を自動的に調整
することができる。このため、従来とは異なって複雑な
調整を行なう必要がない。また、本実施例回路はアナロ
グ素子を使用せず、ディジタル回路で構成することがで
きるので、素子値のバラツキによる誤差を低減できると
共に、容易にＬＳＩ化することができる。
【００１８】
【発明の効果】以上説明したように本発明によれば、低
域通過フィルタが２逓倍信号を低域濾波し、積分回路が
前記低域通過フィルタの出力電圧と基準電圧との間の電
圧差を積分し、この積分回路の出力に基づいて可変遅延
回路の遅延量を制御するから、２逓倍信号のデューティ
比を自動的に調整することができる。従って、従来とは
異なって回路を再現する度に複雑な調整を行なう必要が
ない。
域通過フィルタが２逓倍信号を低域濾波し、積分回路が
前記低域通過フィルタの出力電圧と基準電圧との間の電
圧差を積分し、この積分回路の出力に基づいて可変遅延
回路の遅延量を制御するから、２逓倍信号のデューティ
比を自動的に調整することができる。従って、従来とは
異なって回路を再現する度に複雑な調整を行なう必要が
ない。
【００１９】また、本発明に係る２逓倍回路はコイル等
のアナログ素子を使用せず、ディジタル回路で構成する
ことができるから、素子値のバラツキによる誤差を低減
できると共に、容易にＬＳＩ化することができる。
のアナログ素子を使用せず、ディジタル回路で構成する
ことができるから、素子値のバラツキによる誤差を低減
できると共に、容易にＬＳＩ化することができる。
【図１】本発明の実施例に係る２逓倍回路を示すブロッ
ク図である。
ク図である。
【図２】本実施例に係る２逓倍回路の動作を示すタイミ
ングチャート図である。
ングチャート図である。
【図３】従来の２逓倍回路の一例を示すブロック図であ
る。
る。
１；入力端子
２；可変遅延回路
３；排他的論理和ゲート
４；低域通過フィルタ
５；積分回路
６；基準電圧端子
７；コンデンサ
８；オペアンプ
９；抵抗
１０；出力端子
１１；入力信号
１２；入力整合回路
１３；非線形回路
１４；出力整合回路
１５；出力負荷
Claims (2)
- 【請求項１】 入力信号を遅延させる可変遅延回路と
、この可変遅延回路の出力信号と前記入力信号との排他
的論理和をとる排他的論理和ゲートと、この排他的論理
和ゲートの出力信号を低域濾波する低域通過フィルタと
、この低域通過フィルタの出力電圧と基準電圧との間の
電圧差を積分する積分回路とを有し、前記可変遅延回路
は前記積分回路の出力に基づいて遅延量が制御されるこ
とを特徴とする２逓倍回路。 - 【請求項２】 前記可変遅延回路の前記遅延量は前記
入力信号の１／４周期に制御されることを特徴とする請
求項１に記載の２逓倍回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128572A JPH04329710A (ja) | 1991-04-30 | 1991-04-30 | ２逓倍回路 |
| US07/874,631 US5297179A (en) | 1991-04-30 | 1992-04-27 | Doubling circuit |
| CA002067562A CA2067562C (en) | 1991-04-30 | 1992-04-29 | Frequency doubler with a variable delay circuit and exclusive or gate |
| GB9209351A GB2255459B (en) | 1991-04-30 | 1992-04-30 | Frequency doubling circuit |
| AU15932/92A AU646159B2 (en) | 1991-04-30 | 1992-04-30 | Doubling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128572A JPH04329710A (ja) | 1991-04-30 | 1991-04-30 | ２逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329710A true JPH04329710A (ja) | 1992-11-18 |
Family
ID=14988073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128572A Pending JPH04329710A (ja) | 1991-04-30 | 1991-04-30 | ２逓倍回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5297179A (ja) |
| JP (1) | JPH04329710A (ja) |
| AU (1) | AU646159B2 (ja) |
| CA (1) | CA2067562C (ja) |
| GB (1) | GB2255459B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091757B2 (en) | 2003-10-08 | 2006-08-15 | Hitachi, Ltd. | Frequency generator and communication system |
| JP2010283808A (ja) * | 2009-06-03 | 2010-12-16 | Honeywell Internatl Inc | クロックのデューティ・サイクルの自動制御 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140861A (en) * | 1994-06-27 | 2000-10-31 | Texas Instruments Incorporated | Bias pump arrangement including a signal-transition-detection circuit |
| US5534803A (en) * | 1995-04-12 | 1996-07-09 | International Business Machines Corporation | Process insensitive off-chip driver |
| DE59608289D1 (de) * | 1995-05-24 | 2002-01-10 | Infineon Technologies Ag | Schaltungsanordnung zum Erzeugen eines gegenüber einem Eingangssignal orthogonalen Ausgangssignal sowie Verwendungen dieser Schaltungsanordnung |
| GB2308250A (en) * | 1995-12-13 | 1997-06-18 | Altera Corp | Clock frequency multiplier using a delay line loop |
| CN1209228A (zh) * | 1995-12-22 | 1999-02-24 | 汤姆森消费电子有限公司 | 压控晶体振荡器和环路滤波器 |
| US5790612A (en) * | 1996-02-29 | 1998-08-04 | Silicon Graphics, Inc. | System and method to reduce jitter in digital delay-locked loops |
| KR100230807B1 (ko) * | 1996-12-23 | 1999-11-15 | 김영환 | 펄스폭 제어가 가능한 주파수 체배기 |
| US5818270A (en) * | 1997-02-27 | 1998-10-06 | Honeywell, Inc. | Temperature independent, wide range frequency clock multiplier |
| US5864246A (en) * | 1997-03-31 | 1999-01-26 | Lsi Logic Corporation | Method and apparatus for doubling a clock signal using phase interpolation |
| FR2766305B1 (fr) * | 1997-07-16 | 2004-01-02 | St Microelectronics Sa | Procede de multiplication de la frequence d'un signal d'horloge avec controle du rapport cyclique, et dispositif correspondant |
| US6166576A (en) * | 1998-09-02 | 2000-12-26 | Micron Technology, Inc. | Method and apparatus for controlling timing of digital components |
| JP3592950B2 (ja) * | 1999-03-11 | 2004-11-24 | 株式会社東芝 | 周波数逓倍回路 |
| US6690098B1 (en) * | 2000-01-31 | 2004-02-10 | Litton Systems, Inc. | Method and system for gating a power supply in a radiation detector |
| US6720806B1 (en) * | 2002-04-25 | 2004-04-13 | Applied Micro Circuits Corporation | Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls |
| JP2004350234A (ja) * | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | 半導体集積回路 |
| US7132863B2 (en) * | 2005-04-04 | 2006-11-07 | Freescale Semiconductor, Inc. | Digital clock frequency doubler |
| US8786329B1 (en) * | 2013-02-20 | 2014-07-22 | Qualcomm Incorporated | Method for doubling the frequency of a reference clock |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191522A (ja) * | 1982-05-04 | 1983-11-08 | Toshiba Corp | 半導体集積回路の周波数逓倍回路 |
| JPS62139408A (ja) * | 1985-12-13 | 1987-06-23 | Fujitsu Ltd | クロツク発生回路 |
| JPS63219221A (ja) * | 1987-03-06 | 1988-09-12 | Mitsubishi Electric Corp | クロツク周波数逓倍回路 |
| JPH02125515A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | クロック発生回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1254957A (en) * | 1986-11-07 | 1989-05-30 | Mitel Corporation | Frequency doubler |
| JPH01320814A (ja) * | 1988-05-23 | 1989-12-26 | Advanced Micro Devicds Inc | 一連の入力パルスの周波数を逓倍するための回路 |
-
1991
- 1991-04-30 JP JP3128572A patent/JPH04329710A/ja active Pending
-
1992
- 1992-04-27 US US07/874,631 patent/US5297179A/en not_active Expired - Fee Related
- 1992-04-29 CA CA002067562A patent/CA2067562C/en not_active Expired - Fee Related
- 1992-04-30 AU AU15932/92A patent/AU646159B2/en not_active Ceased
- 1992-04-30 GB GB9209351A patent/GB2255459B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191522A (ja) * | 1982-05-04 | 1983-11-08 | Toshiba Corp | 半導体集積回路の周波数逓倍回路 |
| JPS62139408A (ja) * | 1985-12-13 | 1987-06-23 | Fujitsu Ltd | クロツク発生回路 |
| JPS63219221A (ja) * | 1987-03-06 | 1988-09-12 | Mitsubishi Electric Corp | クロツク周波数逓倍回路 |
| JPH02125515A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | クロック発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091757B2 (en) | 2003-10-08 | 2006-08-15 | Hitachi, Ltd. | Frequency generator and communication system |
| JP2010283808A (ja) * | 2009-06-03 | 2010-12-16 | Honeywell Internatl Inc | クロックのデューティ・サイクルの自動制御 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU646159B2 (en) | 1994-02-10 |
| CA2067562C (en) | 1997-04-22 |
| GB9209351D0 (en) | 1992-06-17 |
| GB2255459A (en) | 1992-11-04 |
| US5297179A (en) | 1994-03-22 |
| CA2067562A1 (en) | 1992-10-31 |
| AU1593292A (en) | 1992-11-05 |
| GB2255459B (en) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04329710A (ja) | ２逓倍回路 | |
| KR100890346B1 (ko) | 디지털 보정 기능을 갖는 스위칭 증폭기 및 그에 대한 방법 | |
| EP1146644A2 (en) | Method and circuit for correcting a duty-cycle of a signal | |
| CN105406829B (zh) | 一种增益连续可调的可变增益放大器 | |
| US6519167B1 (en) | PWM controller with single-cycle response | |
| JPS61109307A (ja) | 周波数安定２状態変調システム | |
| JPS63290046A (ja) | パルス幅ひずみ補正回路 | |
| US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
| US4396890A (en) | Variable gain amplifier | |
| JPH0477105A (ja) | 自動調整フィルタ | |
| US6381154B1 (en) | PWM nonlinear controller with a single cycle response and a non resettable integrator | |
| JPH07154900A (ja) | ステレオ信号変換用回路及び該回路の作動方法 | |
| JPH04170219A (ja) | デューティ補正回路 | |
| JP3879623B2 (ja) | 負荷駆動回路 | |
| KR930017459A (ko) | 버서트 위상 보정 회로 | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JPS63280504A (ja) | 演算増幅器の利得帯域幅積―ユニタリ、ゲイン周波数―を自動的に制御する回路 | |
| JPH0727700Y2 (ja) | Ｐｌｌシンセサイザの制御回路 | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPS6310668B2 (ja) | ||
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JP3539782B2 (ja) | 制御回路 | |
| JP2003032054A (ja) | 低ひずみ電力増幅方法及びそのシステム | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPS61163722A (ja) | Ａ／ｄコンバ−タ |