JPS60220692A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオ信号処理装置に関し、特に、ロミナン
ス制御回路における微利得制御装置に関するＯ 発明の背景 カラーテレビシコン受像機において、自動クロミナンス
制御（以下、ＡＣＣという。）回路は、複合ビデオ信号
のクロミナンス成分の色基準バースト成分に応答して、
クロミナンス信号成分の振幅が標準化された最小値およ
び最大値の間に確実に入るように制御するものである。

標準化されたクロミナンス信号は、弱い信号および強い
信号の両方について、表示画偉の強度を比較的変化しな
いように保持することが望ましい。信号が極めて弱く、
満足な色表示が得られそうにない時にのみ、クロミナン
ス成分は標準からずれることが許容される。このような
条件の下では、受像機の色消去回路により、信号の振幅
を強制的に零にする。

Ａｃｅ回路は、入ってくるビデオ信号を標準化すること
に加えて、例えば、アールシーニー（ＲＣＡ　）のカラ
ートラック（Ｃｏ１ｏｒｔｒａｋ　）　（商標）システ
（以下、ＰＩＸという。）制御のような視聴者による色
制御の設定に従ってクロミナンス信号を増幅したり、減
衰したりする。また′、クロミナンス信号のピーク振幅
値は、ＡＣＣ回路のクロミナンス過負荷検出器（以下、
ＣＯＤという。）によりモニターされ、クロミナンス信
号の利得は、過飽和色が表示されないように、これらの
値に応じて調整されるう アナログ受像機のＡＣＣシステムの場合、これらの機能
を実行する多重利得制御回路は、アナログ増幅器により
比較的簡単に実現することができる。

ディジタル受像機で同じように実現するためには、それ
ぞれの増幅器をディジタルの乗算器で置き換えればよい
。しかしながら、ディジタル乗算器の−大きさおよび複
雑性のため、この類似の実現方法は実際的でない。簡単
化されたディジタル乗算器を使った、ディジタル・テレ
ビジョン受像機用のＡＣＣ装置の例がルイス・ジュニア
（Ｌｅｗｊｓ、　Ｊｒ、）氏外による、［ディジタル・
テレビジョン受像機の自動クロマ制御システムＪ　（Ｄ
ＩＧＩＴＡＬ置ＥＶＩＳＩＯＮ　ＲＥＣＥＩＶＥＲＡＵ
ＴＯＭＡＴＩＣＣＨＲＯＭＡ　ＣＣ０ＮＴＲ０ＬＳＹＳ
ＴＥ　）という名称の米国特許出願第３５’９，４３３
号明細書およびルイス・ジュニア氏による、［ディジタ
ル・テレビジョン受像機用の自動クロミナンス制御Ｊ　
（ＡＵＴＯＭＡＴＩＣＣＨＲＯＭＩＮＡＮＣＥ　Ｃ０Ｎ
ＴＲ０ＬＦＯＲＡ　ＤＩＧＩＴＡＬ　置ＥＶＩＳＩＯＮ
　ＲＩＥＣＥＩＶＫＲ）という名称の米国特許出願第５
３７，８１４号明細書に開示されている。

これらの出願明細書中には、粗利得制御のための制御可
能なシフト・レジスタおよび微利得制御のための手段を
使うＡＣＣ装置が開示されている。

ルイス・ジーニア氏外による最初の出願においては、マ
イクロプロセッサにより制御される加算器およびランダ
ム・アクセス・メモリを含んでいるディジタル乗算器に
よって、合計６ｄＢまでの微利得調整を行なうことがで
きる。ルイス・ジュニア氏による二番目の出願において
は、乗算器の代りにアナログの中間周波ティルト回路を
使うととによりて微利得制御が行なわれる。　。

簡単化された乗算器すら必要とせず、また、入りてくる
信号に周波数領域の歪みを発生させない微利得制御装置
を使ったＡＣＣ装置が提供できれば有益なことである。

発明の概要 本発明の原理によるビデオ信号処理装置は、ビデオ信号
の大きさを変化させる。ディジタル・アナログ変換器が
、ディジタル化されたビデオ信号源に結合され、ディジ
タル化されたビデオ信号を表わす／４’ルス振幅変調出
力信号を発生する。また、利得制御信号源からの利得制
御信号に応答して／ＩＰルス振幅変調出力信号の持続期
間を変化させるための手段が設けられる。この手段は、
・ぐルス振幅変調出力信号の時間平均振幅を変化させる
ものである。

本発明ので実施例に示される装置により、ディジタル・
ビデオ信号のプロセッサにおける微利得制御が行なわれ
る。ディジタル・アナログ変換器はリセット入力により
リセット可能であり、ある論理レベル（例えば、低い論
理レベル）がリセット人力ｖｒ枇鉛亡七入μ　朱の…七
屑具Ｌ−Ｆ薯つ小姑（例えば、接地電位）に強制的エツ
トされる。

利得制御信号に応答して可変幅のパルスを発生すル／＃
　／Ｌ−ス発坐器の出力が、このディジタル・アナログ
変換器のリセット入力に結合される。得られるパルス幅
の範囲は、１サンノル周期とΣサンダル周期の間であり
、ＯｄＢと−６ｄＢ間の微利得制御を行なうことができ
る。

実施例 図において、幅広の矢印は、並列の多ビット・ディジタ
ル信号のためのパスを表わし、斜線の付されたパスは、
制御信号を伝達し、斜線が付されていｋいパスは、デー
タ信号を伝達する。直線の矢印は、アナログ信号もしく
は単一ビットのディジタル信号を伝達する相互結線を表
わす。特に指示がなければ、すべてのパスは８ピット幅
であるものとする。論理装置の入力端子における小さな
丸は、そア゛装置が入力端子に供給される信号の論理補
数に応答することを示す。言い換えると、小さな丸の付
いた装置では、高レベルが、能動状態を昇＋）＋の−ｆ
−はｈ？−佃レベル値２＞の嫌半π藝はス能動状態を表
わす。

′ここで使われるように、ディジタル・シフターもしく
は・／フト・レジスターは、右方向に１ビット位置シフ
トする度に、百を掛けたもの（２で割ったもの）に等し
いビ、）位置のシフトが行なわれ、左方向に１ビット位
置シフトさせる毎に２を掛けたもの（−で割りたもの〕
に等しいビット位置のシフトが行なわれる。また、この
プロセスは、２Ｎなる因子による振幅すなわち大きさの
変化としても表わすことができる。ここで、Ｎはディジ
タル符号語がシフトされるビット位置の数に対応する正
もしくは負の整数である。正は左方向へのシフトを表わ
し、負は右方向へのシフトを表わす。

２なる因子による利得の増大は、６ｄＢの利得増大とし
て表わされ、さらに一般的に言うならば、２Ｎなる因子
による利得の増大は、５１ｔ、ｄＢの利得増大として表
わされる。

以下に示す本発明の例示的な実施例の場合、クロミナン
ス・チャンネルにおける利得は、−２４ｄＢおよび＋２
４ｄＢの間を変化することができる。これは公称の色バ
ースト信号レベルに対して一２４ｄＢの色消去閾値を有
するテレビジョン受像機に基づいており、この場合バー
スト・しＲルは、公称レベルに対して＋５ｄＢ以上大き
くない。従って、視聴者の好みによるＰＩＸ補正として
１８　ｄＢがＡＣＣルーゾ内で許容される。さらに、伝
送された色基準パースト信号が、伝送されたクロミナン
ス信号に対してその公称値以下で６ｄＢまでである場合
に生じる誤差状態を補償するために、クロミナンスの過
負荷補正に対して６　ｄＢ−＆での減衰を与えること、
ができる。表１は、以下に説明する一実施例についての
利得範囲および必要条件を示す。

表　！ ＳＡＴ　２〜１／４　＋６〜１２ ＡＣＣ８〜１／２　＋１８〜６゛ ＣＯＤ　１〜１／２０〜６ 第１図のテレビジョン受像機において、テレビジョン信
号は、アンテナ１０からチューナ１２で受信され、中間
周波（以下、ＩＦという。）増幅器１４により中間周波
に変換され、かつ増幅される・ビデオ検波器１６は、Ｉ
Ｆ増幅器１４の出力端子に生じる信号からペース・ぐン
ドの複合ビデオ信号を抽出する。これらの複合ビデオ信
号は、クロック発生器１８およびアナログ・ディジタル
変換器（以下、め変換器という。）２０に供給される。

クロック発生器１８は、複合ビデオ信号のツク−スト成
分に位相固定された、クロミナンス副搬送波基準信号発
生器および水平と垂直の同期分離器を含んでいる。クロ
ック発生器１８の出力には５つの信号が発生する。それ
らは、色副搬送波周波数の４倍に等しい周波数を有する
システム・クロック信号（４ｆｓｃ　）、各々色副搬送
波周波数の２倍で、かつ異なる位相を有するＩクロック
信号（■ＣＬＫ）およびＱクロック信号（Ｑ　ＣＬ、Ｋ
　）、複合ビデオ信号のバースト区間の間の短い期間、
論理的に高いレベルのバースト・ダート信号（ＢＳ）、
および１つのシステム・クロックの期間を有し、複合ビ
デオ信号の垂直同期区間の間に発生する・ぐルスである
垂直同期信号（Ｖ）であるＯめ変換器２０は、ビデオ検
波器１６およびクロック発生器１８に結合され、それぞ
れ複合ビデオ信号およびシステム・クロック信号を受け
取る。

め変換器２０の出力は、複合ビデオを表わす、一連の８
ビツト構成のサンプルから成るディジタル信号である。

これらのサングルは、一方が分離されたルミナンス信号
を表わし、他方が分離されたクロミナンス信号を表わす
２つのディジタル信号をその出力に発生するディジタル
のくし型フィルタ２２に供給される。

フィルタ２２からのルミナンス信号は、ルミナンス・プ
ロセッサ２４に供給され、そこでノイズ低減およびピー
キングのために濾波される。ルミナンス・プロセッサ２
４からの出力信号は、ＲＧＢマトリックス２８０入力と
して使われ、るアナログ信号を発生するディジタル・ア
ナログ変換器（以下、Ｄ／Ａ変換器という。）２６に供
給される。

くし型フィルタ２２からのクロミナンス信号は。

交互に発生するＩおよびＱの色差信号サンプルから成る
。この信号は、粗利得シフター３０の入力、１？−）お
よびバースト・サンプラー６２に供給すれる。シフター
３０は、マイクロプロセッサ６０の制御の下に、その入
力ポートに供給されるディジタルの符号語を、０．１も
しくは２ビツトの位置だけ左方向に選択的にシフトし、
ディジタルのクロミナンス信号の振幅をＯｄＢ　、　６
　ｄＢもしくは１２　ｄＢの増分だけそれぞれ増大させ
る。マイクロプロセッサ６０により発生される２ビツト
構成の制御信号Ｃ３ｌＯ値により、符号語がシフトされ
るビット位置の数が決定される。

本発明の実施例で使われるシフター３０および全ての粗
利得シフターは、米国特許第４．３８３，３０４号明細
書に開示されているグロダラム可能なビット−シフト回
路もしくは米国特許第４，４１１，０．０９号明細書に
開示されている位置スケーラにより構成することができ
る。

シフター３０からの粗利得調整のためにシフトサレタク
ロミナンス・サンプルは、色副搬送波およびその側帯波
の周波数を含む周波数応答特性を有するクロマ帯域フィ
ルタ３２に供給される。フィルタ３２かもの濾波された
ディジタルのクロミナンス・サンプルは、クロック発生
器１８からのＴ　ＣＬＫおよびＱ　ＣＩ、Ｋに応答する
復調器３４により、■およびＱの色差信号に復調される
。

復調器３４からのＩおよびＱの色差信号は、■信号処理
回路３６およびＱ信号処理回路３８にそれぞれ供給され
る。処理回路３６および３８は、その入力端子に供給さ
れる色差信号を処理し、ノイズを低減させ、自動肌色補
正を行なう。処理回路３６からのディジタルのＩ色差信
号は、粗利得シフター４０の入力端子に供給され、処理
回路３８からのディジタルのＱ色差信号は、粗利得シフ
ター４２に供給される。粗利得シフター４０および４２
は、それぞれの入力ポートに供給されるディノタル符号
語を、４．３．２．１１．０のビット位置だけ右方向に
、あるいは１もしくは２ビツト位置だけ左方向に選択的
にシフトすることにより、それぞれ−２４ｄＢ、　−１
８ｄＢ、　−１２ｄＢ、　−６ｄＢ。

ＯｄＢ、＋６ｄＢ、＋１２ｄＢの利得増分を与える◇マ
イクロプロセッサ６０からの３ビツト構成のシフター制
御信号Ｃ８２の値によりて、符号語のシフトされるビッ
ト位置の数が決定される。粗利得シフター４０および４
２からのディジタル出力信号は、次に、アナログ信号へ
の変換および利得の微調整のために、４４および４６に
それぞれ供給される。

Ｄ／Ａ変換器４４および４６は、それぞれのデータ入力
端子に供給されるディジタルの工およびＱの色差サンノ
ルおよび、それぞれのクロック入力に供給される、クロ
ック発生器１８からのＩ　ＣＬＫおよびＱ　ＣＬＫから
アナログの出力信号を同期して発生する。利得の微調整
は、以下に説明するように、これら２つのＤ／Ａ変換器
４４および４６の各々のリセット入力端子を選択的に作
動させることによって行なわれる。

Ｄ／Ａ変換器４４および４６からの２つのアナログの色
差信号およびＤ／Ａ変換器２６からのアナログのルミナ
ンス信号が、Ｒ，ＧおよびＢの原色信号を発生するＲＧ
Ｂマトリックス２８への３つの入力信号となる。これら
は、表示装置（図示せず）を駆動して画像を発生させる
ために使われる。

第２図は、本発明の実施例で使うのに適した８ビツト構
成のリセット可能なり／Ａ変換器を示す。

この馳変換器は、ルイス・ジーニア（Ｌｅｗｉｇ＋ｔｒ
ｒ、　）氏による「ディジタル・アナログ変換器の制御
機能を有するディジタル信号処理装置付きテレビジョン
受像機」という名称の米国特許出願第４０２．８３６号
に開示されているものと同様のものである。

信号対雑音比を大きく保つために、Ｄ／Ａ変換器４００
は、８個のデータ型（Ｄ型）フリラグ・フロップ１５０
を使うてゼロ次保持モードで作動される。ゼロ次保持モ
ードにおいては、馳変換器の出力信号値は各サンプル周
期の開始時に設定され、一度設定されると、Ｄ／Ａ変換
器の入力信号に変化が生じても各サンプル周期の期間中
変化しない。ディジタル・サンダルの２°−２７の各人
カビットは、フロッグ・フロッグ１５０の各々のＤ入力
端子に供給される。８ビツトのデータは、Ｄ／Ａ変換器
４００のクロック入力にクロッ・り・パルスを受け取る
と、Ｄ型フリッグ・フロッグに書込まれる。フロッグ・
フロッグの各々の出力端子は、８個の切換型電流源１５
１のそれぞれの異なる入力に結合される。電流源１５１
の出力は、通常のＲ２Ｒラダーのような合計回路網１５
２に結合され、アナログの出力電圧を発生する。このア
ナログの出力電圧の値は、２°−２７の８ビツトによっ
て表わされるディジタル化された信号レベルの関数であ
る。

Ｄ／Ａ変換器４００のリセット入力に供給される信号が
低い論理状態になると、すべてのフロッグ・フロ、グ１
５０がリセットされる。フロッグ・フロッグ１５０のそ
れぞれのＱ出力端子における低い論理信号により、Ｄ／
Ａ変換器４００の出力に′はほに零のアナログ電位が発
生する。しかしながら、高い論理信号がＤ／Ａ変換器４
００のリセット入力に供給されると、Ｄ／Ａ変換器４０
０の出力は何の影響も受けない。

第１図に示される本発明の実施例では、Ｄ／Ａ変換器４
４お・よび４６の出力端子におけるアナログの色差信号
の平均振幅は、・母ルス化信号をそれらのリセット入力
端子に供給することによって減少される。次いで、Ｄ／
Ａ変換器４４および“４６の出力端子におけるアナログ
信号は、リセット入力に供給される信号と同じＡ？ルス
周波数および同じパルス幅を有する振幅変調されたノク
ルスとなる。これらのノ母ルス化されたアナログの出力
信号は、低域フィルタ４５および４５′にそれｉれ供給
され、ｉＥルス中の高周波成分を除去すると共にサング
ル周期の開信号振幅を平均化する。その結果得られる信
号は、い変換器４００に供給される信号について利得を
減少させたものである。利得を減少させる因数は、Ｄ／
Ａ変換器４００に供給されるリセット信号のデユーティ
・サイクルに比例する。

利得の減少を容易に制御するためには、クロックおよび
リセット信号のパルス周波数が・同一であり、かつリセ
ット・パルスの前線がクロック・・！ルスの前線と一致
するか、もしくはそれより進んでいることか望ましい。

本発明の実施例で使われる微調整においては、最大の減
衰が６　ｄＢであることが望ましく、そうすると、Ｄ／
Ａ変換器４００のリセット入力に供給される信号の最小
デユーティ・サイクルは５０チである。

第３図は、Ｄ／Ａ変換器４００の動作を利得の微調整の
一部として示すものである。信号１００は、Ｄ／Ａ変換
器４００に供給されるクロック信号である。これは、例
えば、第１図のクロック発生器１８からのＩクロック信
号すなわちＩ’ＣＬＫでもよい。信号１０２は、連続的
に高い論理値に保持されたリセット入力を有するＤ／Ａ
変換器４００からの出力信号（すなわち、ゼロ次保持出
力信号）である。信号１０４は、信号１０２を発生させ
たものと同一の入力に応答し、クロック信号と同じ周波
数で５０係のデー−ティ・サイクルを有する信号により
パルス化される、リセット入力端子を有するＤ／Ａ変換
器の出力である。従って、信号１０４の平均振幅は、信
号１０２の平均振幅の７である。言い換えると、信号１
０２およびするために低域濾波され、信号１０４を濾波
した信号は、６　ｄＢだけ減少され、信号１０２を濾波
したものと類似のものである。斜線の引かれた領域１０
６は、Ｄ／Ａ変換器４００の出力信号のパルス幅が、利
得制御について、デー−ティ・サイクル５０係、平均振
幅利得増分−６ｄＢから、デユーティ・サインＡ／１０
０　嘔、平均振幅利得増分ＯｄＢまで変化する量を表わ
す。中間値の一例として、信号１０８の平均振幅は、信
号１０２の平均振幅を約７０係のデー−ティ・サイクル
すなわち３ｄＢだけ減衰させたものを表わす。

従って、ＯｄＢおよび一６ｄＢ間で連続的に利得制御を
行なうために、Ｄ／Ａ変換器４００のリセット入力を供
給するパルス発生装置は、■もしくは。

クロック信号と同じ周波数で、選択したクロック信号の
Σ周期および１周期の間を連続して変化し得るパルス幅
を持ったｔＺルスを発生する。

本発明に使われる・ぐルス発生装置５ｏは、第１図に示
されている。クロック発生器１，８からの信リガー入力
端子（Ｔ）に供給される。単安定マルチバイブレータ４
８は、トリが一人力に供給される・やルスに応答し、そ
の出力に、パルスを発生する。

出力パルスは、入力・ぞルスとほぼ同時に低い論理状態
から高い論理状態に変化するが、出力・ぐルスが高い論
理状態に留まる時間期間、すなわちノぐルス幅は、単安
定マルチバイブレータのタイミング回路網によって決ま
る。従って、出力パルスの／ｆルス幅は、入カッ９ルス
のノ４ルス幅よりも大きくなり得る。

Ｉ　ＣＬＫが高い論理状態になると、マルチバイブレー
タ４８がトリガーされ、その出力信号は高い論理状態に
なる。マルチバイブレータ４８の出力信号は、Ｉ　ＣＬ
Ｋ信号によりクロ、り制御されるＤ／Ａ変換器４４のリ
セット入力（Ｒ，）に供給される。また、遅延要素５１
は、マルチバイブレータの出力信号をその入力に受け取
り、その信号を１システム・クロック周期だけ遅延させ
る。遅延要素５１の出力信号は、Ｑ　ＣＬＫによりクロ
、り制御されるＤ／Ａ変換器４６のリセット入力に供給
される。マルチパイブレーク４８が時間切れになると、
七のＱ出力は低い論理状態になる。この出力は、Ｄ／Ａ
変換器、４４および４６のリセット入力に結合されるか
ら、この信号の変化によって、両Ｄ／Ａ変換器４４およ
び４６の出力信号は、零電位に低下する。Ｄ／Ａ変換器
４６の出力における低下は、遅延要素５１による遅延の
ために、Ｄ／Ａ変換器４６の出力における低下よりも１
システム・クロック周期だけ遅れる。

先に述べたように、くし型フィルタ２２により供給され
るクロミナンス・サンプルは、交互に生じる■およびＱ
の色差サンプルから成る。これらの交互に生じるサンゾ
ルは、Ｉ−Ｑ復調器３４により復調される。従って、分
離されたＩおよびＱの色差信号は、それぞれクロミナン
ス信号のサンプル周波数の上に等しいサンプル周波数を
有する。

しかしながら、これら２つの信号の位相は９０゜（クロ
ミナンス信号の１つのサンプルのサングル時間）だけ異
なる。これと同じ位相関係が、ＩＣＬＫおよびＱ　ＣＬ
Ｋ信号間に存在する。その結果、Ｊｖ安定マルチパイブ
レーク４８により供給される・々ルス信号は、■色差信
号チャンネルの利得制御のために、遅延させることな（
Ｄ／Ａ変換器４４に供給され、またＱ色差信号チャンネ
ルの利得制御のために、１１ぼ１つのクロミナンス信号
サンプル時開だけ遅延させてＤ／Ａ変換器４６に供給さ
れる。

単安定マルチバイブレーク４８からのパルス期間、すな
わちその時間周期によって、Ｄ／Ａ変換器４４および４
６に供給されるリセット信号のデュ。

−ティー・ザイクルが決まり、従って、■およびＱ色差
信号に課せられる減衰量が決まる。この時間周期は、マ
ルチパイブレーク４８のタイミング回路網中のコンデン
サ５２の充電により決まる。

コンデンサ５２は、通常充電されており、マルチバイブ
レータ接続結線を介して放電される。充電速度、すなわ
ちマルチバイブレータにより発生さねる）ｅルスの期間
は、コンデンサの充電電流の一部を分流することによっ
て変えることができる。

第１図において、トランジスタ５４は、コンデン６０に
より発生されるディノタルの微利得制御信号ＦＣに応答
して充電電流の一部を分流する。マイクロプロ、セッサ
６０からの微利得の値は、パスＦＧを介してラッチ５８
に保持される。次−で、この値は、簡単なＲＺＲ型ラプ
ラダ−成されるＤ／Ａ変換器５６によりアナログ電位に
変換される。この電位は、抵抗５５およびコンデンサ５
７を含む低域フィルタによりトランジスタ５４のダート
電極に結合される。このフィルタは、微利得の電位の遷
移を滑らかにするように′動作し、従ってＩおよびＱ色
差信号に供給される微利得における急激な変化が避けら
れる。ＭＯＳＦＥＴ　５４のレーク電極は、作動電位（
すなわち、ＶＱ）源に結合され、そのドレイン電極は、
コンデンサ５２および単安定マルチバイブレータ４８の
タイミング回路網電極の一方に結合される。コンデンサ
５２の他端はマルチバイブレータのタイミング電極の他
方に結合される。

ＭＯＳＦＥＴ　５４　（７１”　−）電位は、ＭＯ３Ｆ
：Ｅ’ｒ　５４　ノｌ’レインからソースに流れ７−、
雷？Ｉｆ暑シ領制御すＡ−との電流を制御することによ
って、ケ゛−ト電位は、コンデンサ５２の充／放電時間
も制御し、それ故単安定マルチパイブレーク４８により
発生される・ぐルスの幅を制御する。

先に述べたように、Ｄ／Ａ変換器４４および４６のリセ
ット入力に供給される信号の前縁は、クロック入力に供
給される信号の前縁よりも進んでいるか一致することが
望ましい。このことを考慮に入れ、かつ色差信号処理回
路３６および３８と粗利得シフター４０および４２に内
在する遅延を考慮すると、Ｄ／Ａ変換器４４および４６
のクロック入力にそれぞれ供給されるＩ　ＣＬＫおよび
Ｑ　ＣＬＫ信号を遅延させることが望ましい。これらの
信号および別々に処理された信号が固定の一時的な関係
によって協働動作するような場合に必要な遅延量は、当
業者によって容易に決定することができる。

マイクロプロセッサ６０は、どの位の利得を供給するか
を決定するために、各種の信号をモニタ了し、次に粗利
得シフターおよび微利得制御の間で利得を割り当てるこ
とによりＡＣＣループ内に生じる利得を制御する。マイ
クロプロセッサ６０によりモニターされる信号は、バー
スト・サンシラー６２からのバースト振幅、それぞれＰ
ＩＸラッチ６６およびＳＡＴラッチ７０によるｐｒｘ制
御６４およびＳＡＴ制御６８の設定、クロマ過負荷検出
器７２およびカウンタ７４によるクロマ過負荷事象の検
出数である。バースト・サンシラー６２、ＰＩＸラクチ
６６、ＳＡＴラッチ７０およびカウンタ７４は全て、デ
ータ・パスＤを介してマイクロゾロセッサ６０に結合さ
れ、データを発生する。これらの装置の各々には、その
出力ポートに３つの状態バッファを有し、マイクロゾロ
セッサは、これらの装置を選択的に向合わせて、そのデ
ータを読み出すことができる。３つの状態をとり得る／
ぐソファは、３つの論理状態、′１”、′０″もしくは
゛非接続状態”（高インピーダンス状態とも呼ばれる）
の中の１つの状態をとり得る出力を有する。パスに接続
された幾つかの３状態・々ソファの中の１つだけが“非
接続状態”ではない状態にある。言い換えると、唯１つ
の３状態ノ々ツフアがパスに接続され、残りのものは全
て非接続状態でなければならない。バースト・サンプラ
ー６２、ＰＩＸラッチ６６およびＳＡＴラッチ７０かも
のデータの選択を制御信号は、制御パスＢＰＳにより各
種の装置に送られる。同様に、クロマ過負荷検出器（以
下、ＣＯＤという。）７２およびカウンタ７４は、制御
パスＣＯＬを介してマイクロゾロセッサ６０により制御
される。次の表■は各種の制御お表　■ ＰＩＸラッチ６６　送信　伝送可能　−８ＡＴラツチ７
０　送信　伝送可能　−力ウンタ７４　送信　伝送可能
　− 受信　−− カウンタ７４　送信　伝送可能　− 受信　Ｃ０ＤＯ値 クロ、り発生器１８により発生されるバースト・サング
ル信号ＢＳに応答するバースト・サンシラー６２は、色
基準バースト区間の間の所定時間に発生するクロミナン
ス・サンプルの振幅値を貯える。バースト・サングラ−
６２は、各フィールドにおいて複数のバースト・サンゾ
ルをサンプル化し、マイクロプロセッサに送るために、
その平均値を発生することが望ましい。バースト・サン
グラ−６２は、累算器を含んでおり、各フィールドから
のサンプルを合計する。ザンゾル数が２の整数べき乗（
例えば、Ｊ２８）であれば、サンゾルを平均化するのに
必要な分割ステ、ゾは、高次のビット（例えば、下位６
ビツトを除くすべて）だけをデータ・パスＤに送ること
によって実現することができる。

ＰＩＸおよびＳＡＴレベルについての視聴者による好み
の設定は、それぞれ視聴者による入力ＰＩＸ制御６４お
よびＳＡＴ制御６８からＰＩＸラッチ６６およびＳＡＴ
ラッチ７０に供給される。ラッチ６６および７０は、マ
イクロプロセッサ６０から制御ノぐスＢＰＳを介して送
られる制御信号に応答して好みの値を保持し、これらの
値をデータ・パスＤを介シテマイクロ°プロセッサ６０
に伝達する。

Ｃ０Ｄ７２は、マイクロプロセッサ６０から制御パスＣ
ＯＬを介してＣＯＤ基準値を受け取る。粗利得シフター
４０の出力からの■色差信号の処理済みディジタル・サ
ンプルは、検出器７２によりＣＯＤ基準値と比較される
。■色差信号がＣＯＤ基準値より大きい場合の発生回数
がカウンタ７４により累積され、データ・パスを介して
マイクロプロセッサ６０に送られる。カウンタ７４の値
を読み出すための制御信号によってもカウレタは零にリ
セットされる。

マイクロプロセッサ６０は、クロミナンス信号路で必要
な総利得を計算し、その利得を、シフター３０．４０お
よび４２と微利得制御装置間で分割する。第４図には、
マイクロプロセッサ６０の制御シーケンスがフローチャ
ートの形式で示されている。以下の説明において、゛第
４図・のビックスの操作を表わす参照数字は、その操作
を表わすワーｌ°の直ぐ後に続いて使われる。

受像機をオンにすると、すべての値が、通常の動作状態
に対応する、１なる全体のクロミナンス信号路の利得Ｔ
ＯＴＧＡＩＮを発生する値に初期化される〔２００：Ｉ
ｔ。次いで、視聴者によって制御される、ＳＡＴおよび
ＰＴＸについての好みのレベルがラッチ６６および７０
（第１図参照）からそれぞれ読み出され、バースト振幅
の動作値が・々−スト・サングラ−６２（第１図参照）
から読み出され、この時点で零であるクロミナンス過負
荷事象の数がカウンタ７４（第１図参照）から読み出さ
れる。

次に、利得の部分積ＰＳＧＡＩＮがＰＩＸおよびＳＡＴ
の値から言」算され［２０４：］、閾レベルと比較され
る［　２０６　：］　ｏＰＳＧＡＩＮの値が１より大き
いと、ＰＳＧＡＴ、ＩＶの値は２で割られ［２０８’ｌ
、並列のシフター４０および４２は、＋６ｄＢの利得を
発生するようにセットされる（２１０）。

■およびＱ色差信号の並列シフターの利得は、この時点
で２なる因数によって増大され、視聴者の好みの制御に
よって得られる増幅はＩおよびＱの信号処理回路３６お
よび３８（第１図参照）に続く利得制御要素に割り当て
られる。視聴者による複合の好みの制御値ＰＳＧＡ■Ｎ
が１より大きい利得を示すと、粗利得シフターにより供
給される利得は、要求された実際の値と微利得制御回路
により供給される減衰を決めるために使われる因数であ
る２の利得との間の差である２なる因数によって増大さ
れる。■およびＱの信号処理回路の後の７フターは、■
およびＱ信号処理回路に供給される信号の雑音成分を増
大させないように粗利得を加えるように選択される。

の そ桂後、ＰＳＧＡＩＮの元の値が１より小さいか１に等
しければ、予備の利得積ＰＲＥＧＡＩＮがＰＳＧＡＩＮ
およびＣＯＤの積として計算される［２１２：］。必要
とされるクロミナンス副搬送波基準バースト値ＲＢＡは
、公称のパース振幅ＲＥＦ　（例えば、４０ＩＲＥ単位
）およびＰＲＥＧＡ　ＩＮの値の積として計算される［
２１４］。また、最大許容の利得値ＭＡＸＧＡＪＮは、
ＰＲＦ、ＧＡＩＮの値の８倍となるように計算されるｒ
２１６１゜ＭＡＸＧＡ　Ｉ　Ｎの値は、ＡＣＣにより供
給される総利得の限界として働く。この限界値により、
２４ｄＢの利得増分を越えるものは、クロミナンス信号
振幅を標準化するために供給゛されない。標準化された
クロミナンス信号（視聴者による好みの制御値を含む）
を実現するために必要な利得積ＧＰは、必要とされるバ
ースト振幅値ＲＢＡを測定値ＢＵＲ８Ｔで割ることによ
って計算される〔２１８〕。

比較により、利得積ＣＰが最大の標準化利得値ＭＡＸＧ
Ａ　Ｉ　Ｎを越えるかもしくは等しいかどうかが決定さ
れ〔２２０〕、もしそうであれば、クロミナンス信号路
の総利得ＴＯＴＧＡＩＮをＭＡＸＧＡＩ　Ｎにセットす
る〔２２２〕。そうでなければ、ＴＯＴＧＡＩＮは好み
の値ＣＰにセットされる〔２２４〕。次いで、ＴＯＴＧ
ＡＩＮは、表■および表■に従って、微利得制御装置、
シフター３０、工およびＱのシフター表　■ ４〜８　＋１２ｄＢ　＋６ｄＢ　＋１８ｄＢ２〜４　＋
１２ｄＢ　ＯｄＢ　＋１２ｄＢ１〜２　＋６ｄＢ　Ｏｄ
Ｂ　＋６ｄＢ ０．５〜１　０ｄＢ　ＯｄＢ　０ｄＢ ０．２５〜０．５　０ｄＢ　−６ｄＢ　−６ｄＢ０．１
２５−０．２５０ｄＢ　−１２ｄＢ　−１２ｄＢ０．０
６２−（）、１．２５０ｄＢ　−１８ｄＢ　−１８ｄＢ
００６２以下　ＯｄＢ　−２４ｄＢ　−２４ｄＢ星じる
しく＊）の付いたものは、比較操作（２２０）の結果が
ＹＥＳあるいはＮｏとなるＧＰのレベルを示すものであ
るが、表ではＮＱの結果であると仮定している。右手欄
中にリストされたものの間の総利得値は、微利得制御回
路により制御される減衰によって供給されるべきもので
ある。ことが分る。

表　■ １〜２　０ｄ１３　＋６ｄＢ　＋６ｄＢ２〜４　＋６ｄ
ｆ３　−１−６ｄＢ　＋１２ｄＢ４〜８　＋１２ｄＢ　
＋６ｄＢ　＋１８ｄＢ８〜１６　＋１２ｄＢ　＋１２ｄ
Ｂ　、　＋２４ｄＢ２２８から２３４までの操作により
、フィールド毎よりも頻度の少ないＰＳＧＡＩＮの計算
を実行することによって計算時間を減少させることがで
きる。

フィールド・カウントＦＬＤＣＴは、各フィールド時間
毎に増加され（２２８］、ＰＳＧＡＩＮの計算が実行さ
れていないフィールドの数を表わす数Ｎと比較される（
２３０’）。Ｎ＝４は適当な数である。比較（２３０）
の結果がＹＥＳであれば、ＦＩ、ＤＣＴは零にリセット
され［２３４）、計算サイクルは、読み出し操作〔２０
２〕に戻り、新しいＰＳＧＡＩＮの値をもう一度計算す
る。比較〔２３０〕の結果が１４０であれば、ＣＯＤお
よびＢＵＲ８Ｔのイ直が読み出され（２３２）、計算サ
イクルは計算操作（：２１２：）に戻る。計算ルーツは
、１フイールドに対応する時間内に利得計算および割り
合てサイクルを完了し、読出し操作〔２０２および２３
２Ｌ設定操作〔２１０と２１１〕および利得割合て操作
［２２６：］は、垂直消去期間の間に実行することが望
ましい。

以上述べた実施例において、システムのクロック周波数
は、色副搬送波周波数の４倍であり、微利得制御装置の
動作周波数を制御するＩ　ＣＬＫおよびＱ　ＣＬＫ信号
は、それぞれ色副搬送波周波数の２倍である。しかしな
がら、本発明は、ビデオ信号を処理するためのＤ△変換
器を含んでおり、クロック信号の周波数に関係なく、ビ
デオ信号についての微利得制御による利点が得られる如
何なる形式のディジタル・テレビジョン信号処理装置に
おいても適用できるものである。

【図面の簡単な説明】

第１図は、本発明による微利得制御装置を含んでおり、
一部が略図で、一部がブロック図で表わされたカラーテ
レビジョン受像機を示す。 第２図は、第１図の微利得制御装置に使われるディジタ
ル・アナログ変換器を／ロック図で示したものである。 第３図は、第１図および第２図の微利得制御装置の動作
を説明するための波形図である。 第４図は、第１図に示される自動クロミナンス制御装置
の動作を説明するのに有用なフローチャートである。 １０・・・アンテナ、１２・・・チューナ、１４・・・
中間周波（ＩＦ）増幅器、１６・・・ビデオ検波器、１
８・・・クロック発生器、２０・・・アナログ・ディジ
タル（Ａ／Ｄ　）変換器、２２・・・ディジタルのくし
型フィルタ、２４・・・ルミナンス・プロセッサ、２６
・・・ディジタル・アナログ（Ｄ／Ａ　）変換器、２８
・・・マトリ、クス、３０・・・粗利得シフター、３２
・・・クロマ帯域フィルタ、３４・・・復調器、３６・
・・工信号処理回路、３８・・・Ｑ信号処理回路、４０
・・・粗利得シフター、４２・・・粗利得シフター、４
４．４６・・・ディジタル・アナログ（Ｄ／Ａ　）変換
器、４８・・・単安定マルチバイブレータ、５０・・り
ぞルス発生装置、５１・・・遅延要素、５８・・・ラッ
チ、６０・・・マイクログロセッナ、６２・・・バース
ト・サンプラー、６４・・・画像（ｐｉｘ　）制御、６
６・・・画像（ＰＩＸ　）ラッチ、％ｉｌ［人　アール
シーニーコーポレーション代理人渡　辺　勝　徳 ＋ｕｃａｔ “葉３図

Claims (1)

【特許請求の範囲】
1. （１）　ディジタル化されたビデオ信号源と、利得制御
   信号源と、 前記ディジタル化されたビデオ信号源に結合され、ディ
   ジタル化された信号を表わす・ぐルス振幅変調出力信号
   を発生するディジタル・アナログ変換器と、 前記利得制御信号に応答し、かつ前記ディジタル・アナ
   ログ変換器に結合され、前記ノぞルス振幅変調出力信号
   を構成するパルスの持続期間を変化させ、以って前記パ
   ルス振幅変調出力信号の時間平均振幅を変化させる手段
   とを含んでいるビデオ信号処理装置。