JP3539782B2 - 制御回路 - Google Patents
制御回路 Download PDFInfo
- Publication number
- JP3539782B2 JP3539782B2 JP03004395A JP3004395A JP3539782B2 JP 3539782 B2 JP3539782 B2 JP 3539782B2 JP 03004395 A JP03004395 A JP 03004395A JP 3004395 A JP3004395 A JP 3004395A JP 3539782 B2 JP3539782 B2 JP 3539782B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- waveform
- point
- control circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Control Of Voltage And Current In General (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【発明の属する分野の説明】
本発明はアクティブフィルタなどの電圧、電流を同時に制御する回路に適用するものである。
【０００２】
【従来技術】
図１はアクティブフィルタの制御回路のブロック図である。まず出力電圧を検出したものと出力電圧の基準電圧とを誤差増幅し、その出力と入力電流の基準波形とを掛算している。掛算した結果を、入力電流を検出した値と誤差増幅する事により、帰還量が得られるので、これを制御方式にあった方法でパルス化する。このパルスをドライブ回路に与えて、スイッチング素子をオンオフさせることにより、入力電流と出力電圧を同時に制御している。
【０００３】
【従来技術の問題点】
しかしながら、ここで図１の掛算器に安価な部品を使用した場合に問題が発生する。まず図１のＡ点の波形の意味について考えてみよう。図１のＡ点の波形と、電流を検出した値を誤差増幅している事から分かるとおり、Ａ点は電流の基準波形の意味を持つ。したがって、電流はＡ点の波形になるように制御される。Ａ点の波形が異常になると、入力電流が異常になる結果となる。
このＡ点の波形は、電流基準波形の中心がゼロであれば、図２のように中心がゼロになっていなければならない。ところが掛算器に安価な部品を使用した場合、内部回路が持つオフセット電圧により、図１のＡ点の波形が図３のようになってしまう場合がある。この場合入力電流も図３のような波形となるため、問題となる。
これを解決するには、オフセット電圧の少ない高価な部品を使用するか、あるいはオフセット分を補正する回路を付加してそのつど手動で調整する必要があるが、コストアップにつながる問題があった。
【０００４】
【発明の目的】
本発明の目的は、大幅なコストアップをまねかずに上記の問題を解決する手段を与える事にある。
【０００５】
【問題を解決するための本発明の手段】
電圧を検出した値と基準電圧を誤差増幅し、その出力と基準電流を掛け算し、その出力と電流を検出した値を誤差増幅して帰還量を得る制御回路において、前記帰還量を反転増幅し、その出力を積分した値を前記掛算器の出力に加え合わせた事を特徴とする。
【０００６】
【実施例】
図４は本発明の一実施例回路図（ブロック図）で従来回路図（図１）に点線部分を付加したものである。図から明らかであるが、点線部はフィ−ドバックル−プを構成しており、定常状態ではＢ点の波形を積分した値はゼロとなる。
もう少し詳しく述べると、たとえＡ点の波形が図３のように偏って、その中心がゼロでなくなったとしても（つまりＤＣ分を持っていたとしても）、そのＤＣ分はＢ点に現われるので、これを補正するように付加回路が働き、Ａ点のＤＣ分を少なくしていく。この働きはＡ点にＤＣ分が無くなるまで続き、結局定常状態ではＡ点にＤＣ分がなくなるのである。
ここで積分の定数が大きければ大きいほどＡ点の波形の歪みは少ないが、応答もその分遅くなるので、両者の得失を見きわめて決定する必要がある。
【０００７】
図５は本発明の他の実施例で、反転増幅と積分を同時に行なっている例である。Ｒ２とＲ３の比で増幅値を決め、Ｃ２とＲ３で積分の定数を決めている。オペアンプ出力はＲ１で電流に変換され、Ｃ１に流し込む、あるいは流し出す事で掛算器出力を加減算している。
【０００８】
【発明の効果】
以上述べたように、本発明により、制御回路全体からみればわずかな部品を追加するだけで、高価な部品の使用、あるいは人手による調整を省く事が可能となり、コストアップを避ける事が可能となる。
【図面の簡単な説明】
【図１】従来回路のブロック図
【図２】波形例
【図３】波形例
【図４】本発明の一実施例（ブロック）図
【図５】本発明の他の実施例図
【符号の説明】
Ｃ1、Ｃ2 コンデンサ
ＩＣ1 オペアンプ
Ｒ1、Ｒ2、Ｒ3 抵抗
【発明の属する分野の説明】
本発明はアクティブフィルタなどの電圧、電流を同時に制御する回路に適用するものである。
【０００２】
【従来技術】
図１はアクティブフィルタの制御回路のブロック図である。まず出力電圧を検出したものと出力電圧の基準電圧とを誤差増幅し、その出力と入力電流の基準波形とを掛算している。掛算した結果を、入力電流を検出した値と誤差増幅する事により、帰還量が得られるので、これを制御方式にあった方法でパルス化する。このパルスをドライブ回路に与えて、スイッチング素子をオンオフさせることにより、入力電流と出力電圧を同時に制御している。
【０００３】
【従来技術の問題点】
しかしながら、ここで図１の掛算器に安価な部品を使用した場合に問題が発生する。まず図１のＡ点の波形の意味について考えてみよう。図１のＡ点の波形と、電流を検出した値を誤差増幅している事から分かるとおり、Ａ点は電流の基準波形の意味を持つ。したがって、電流はＡ点の波形になるように制御される。Ａ点の波形が異常になると、入力電流が異常になる結果となる。
このＡ点の波形は、電流基準波形の中心がゼロであれば、図２のように中心がゼロになっていなければならない。ところが掛算器に安価な部品を使用した場合、内部回路が持つオフセット電圧により、図１のＡ点の波形が図３のようになってしまう場合がある。この場合入力電流も図３のような波形となるため、問題となる。
これを解決するには、オフセット電圧の少ない高価な部品を使用するか、あるいはオフセット分を補正する回路を付加してそのつど手動で調整する必要があるが、コストアップにつながる問題があった。
【０００４】
【発明の目的】
本発明の目的は、大幅なコストアップをまねかずに上記の問題を解決する手段を与える事にある。
【０００５】
【問題を解決するための本発明の手段】
電圧を検出した値と基準電圧を誤差増幅し、その出力と基準電流を掛け算し、その出力と電流を検出した値を誤差増幅して帰還量を得る制御回路において、前記帰還量を反転増幅し、その出力を積分した値を前記掛算器の出力に加え合わせた事を特徴とする。
【０００６】
【実施例】
図４は本発明の一実施例回路図（ブロック図）で従来回路図（図１）に点線部分を付加したものである。図から明らかであるが、点線部はフィ−ドバックル−プを構成しており、定常状態ではＢ点の波形を積分した値はゼロとなる。
もう少し詳しく述べると、たとえＡ点の波形が図３のように偏って、その中心がゼロでなくなったとしても（つまりＤＣ分を持っていたとしても）、そのＤＣ分はＢ点に現われるので、これを補正するように付加回路が働き、Ａ点のＤＣ分を少なくしていく。この働きはＡ点にＤＣ分が無くなるまで続き、結局定常状態ではＡ点にＤＣ分がなくなるのである。
ここで積分の定数が大きければ大きいほどＡ点の波形の歪みは少ないが、応答もその分遅くなるので、両者の得失を見きわめて決定する必要がある。
【０００７】
図５は本発明の他の実施例で、反転増幅と積分を同時に行なっている例である。Ｒ２とＲ３の比で増幅値を決め、Ｃ２とＲ３で積分の定数を決めている。オペアンプ出力はＲ１で電流に変換され、Ｃ１に流し込む、あるいは流し出す事で掛算器出力を加減算している。
【０００８】
【発明の効果】
以上述べたように、本発明により、制御回路全体からみればわずかな部品を追加するだけで、高価な部品の使用、あるいは人手による調整を省く事が可能となり、コストアップを避ける事が可能となる。
【図面の簡単な説明】
【図１】従来回路のブロック図
【図２】波形例
【図３】波形例
【図４】本発明の一実施例（ブロック）図
【図５】本発明の他の実施例図
【符号の説明】
Ｃ1、Ｃ2 コンデンサ
ＩＣ1 オペアンプ
Ｒ1、Ｒ2、Ｒ3 抵抗
Claims (1)
- 電圧を検出した値と基準電圧を誤差増幅し、その出力と基準電流を掛け算し、その出力と電流を検出した値を誤差増幅して帰還量を得る制御回路において、前記帰還量を反転増幅し、その出力を積分した値を前記掛算器の出力に加え合わせた事を特徴とする制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03004395A JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03004395A JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08202460A JPH08202460A (ja) | 1996-08-09 |
| JP3539782B2 true JP3539782B2 (ja) | 2004-07-07 |
Family
ID=12292803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03004395A Expired - Fee Related JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539782B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046775A (ja) * | 1983-08-24 | 1985-03-13 | Toshiba Corp | 電力変換装置 |
| JPH02111266A (ja) * | 1988-10-20 | 1990-04-24 | Fuji Electric Co Ltd | 系統連けい用インバータの制御装置 |
| JPH05341859A (ja) * | 1992-06-05 | 1993-12-24 | Nippon Electric Ind Co Ltd | 直流成分検出方法 |
| JP3028268B2 (ja) * | 1992-11-12 | 2000-04-04 | 株式会社日立製作所 | 電力変換装置 |
-
1995
- 1995-01-26 JP JP03004395A patent/JP3539782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08202460A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04329710A (ja) | ２逓倍回路 | |
| JPH10164849A (ja) | コンバータのｄｃオフセットを調節する方法及び装置 | |
| JP3539782B2 (ja) | 制御回路 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPS59194686A (ja) | モ−タ駆動装置 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| EP0924938A3 (en) | Comb filter and method for controlling the same | |
| JPS6347066Y2 (ja) | ||
| JP3345339B2 (ja) | デュアルトラッキング回路 | |
| JP2741845B2 (ja) | 定電圧制御回路 | |
| JP3089807B2 (ja) | 温度特性補正回路 | |
| JP2579069B2 (ja) | 定電圧電源装置の出力電圧リモートコントロール回路 | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| JP2987458B2 (ja) | Ｐｗｍパルス復調器 | |
| JPH05328774A (ja) | Ｄｃモータ速度制御方法 | |
| JP3413275B2 (ja) | 電力増幅回路 | |
| JP3200965B2 (ja) | モーター制御装置 | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPS6313525Y2 (ja) | ||
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0537530Y2 (ja) | ||
| JPH0463005A (ja) | 自動ゲイン制御装置 | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| JP2506569Y2 (ja) | 映像信号のクランプ回路 | |
| JPH01152984A (ja) | 電磁駆動装置の速度信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |