JPH08202460A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPH08202460A JPH08202460A JP7030043A JP3004395A JPH08202460A JP H08202460 A JPH08202460 A JP H08202460A JP 7030043 A JP7030043 A JP 7030043A JP 3004395 A JP3004395 A JP 3004395A JP H08202460 A JPH08202460 A JP H08202460A
- Authority
- JP
- Japan
- Prior art keywords
- component
- output
- point
- waveform
- value obtained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 安価な部品の付加により制御系のオフセット
を補正した制御信号を得る制御回路を提供する。 【構成】 電圧を検出した値と基準電圧を誤差増幅し、
その出力と基準電流を掛け算し、その出力と電流を検出
した値を誤差増幅して帰還量を得る制御回路において、
前記帰還量を反転増幅し、その出力を積分した値を前記
掛算器の出力に加え合わせることにより、高価な部品の
使用、あるいは人手による調整を省く事が可能となり、
コストアップを避ける事を可能にした。
を補正した制御信号を得る制御回路を提供する。 【構成】 電圧を検出した値と基準電圧を誤差増幅し、
その出力と基準電流を掛け算し、その出力と電流を検出
した値を誤差増幅して帰還量を得る制御回路において、
前記帰還量を反転増幅し、その出力を積分した値を前記
掛算器の出力に加え合わせることにより、高価な部品の
使用、あるいは人手による調整を省く事が可能となり、
コストアップを避ける事を可能にした。
Description
【０００１】
【発明の属する分野の説明】本発明はアクティブフィル
タなどの電圧、電流を同時に制御する回路に適用するも
のである。
タなどの電圧、電流を同時に制御する回路に適用するも
のである。
【０００２】
【従来技術】図１はアクティブフィルタの制御回路のブ
ロック図である。まず出力電圧を検出したものと出力電
圧の基準電圧とを誤差増幅し、その出力と入力電流の基
準波形とを掛算している。掛算した結果を、入力電流を
検出した値と誤差増幅する事により、帰還量が得られる
ので、これを制御方式にあった方法でパルス化する。こ
のパルスをドライブ回路に与えて、スイッチング素子を
オンオフさせることにより、入力電流と出力電圧を同時
に制御している。
ロック図である。まず出力電圧を検出したものと出力電
圧の基準電圧とを誤差増幅し、その出力と入力電流の基
準波形とを掛算している。掛算した結果を、入力電流を
検出した値と誤差増幅する事により、帰還量が得られる
ので、これを制御方式にあった方法でパルス化する。こ
のパルスをドライブ回路に与えて、スイッチング素子を
オンオフさせることにより、入力電流と出力電圧を同時
に制御している。
【０００３】
【従来技術の問題点】しかしながら、ここで図１の掛算
器に安価な部品を使用した場合に問題が発生する。まず
図１のＡ点の波形の意味について考えてみよう。図１の
Ａ点の波形と、電流を検出した値を誤差増幅している事
から分かるとおり、Ａ点は電流の基準波形の意味を持
つ。したがって、電流はＡ点の波形になるように制御さ
れる。Ａ点の波形が異常になると、入力電流が異常にな
る結果となる。 （２） このＡ点の波形は、電流基準波形の中心がゼロであれ
ば、図２のように中心がゼロになっていなければならな
い。ところが掛算器に安価な部品を使用した場合、内部回
路が持つオフセット電圧により、図１のＡ点の波形が図
３のようになってしまう場合がある。この場合入力電流
も図３のような波形となるため、問題となる。これを解
決するには、オフセット電圧の少ない高価な部品を使用
するか、あるいはオフセット分を補正する回路を付加し
てそのつど手動で調整する必要があるが、コストアップ
につながる問題があった。
器に安価な部品を使用した場合に問題が発生する。まず
図１のＡ点の波形の意味について考えてみよう。図１の
Ａ点の波形と、電流を検出した値を誤差増幅している事
から分かるとおり、Ａ点は電流の基準波形の意味を持
つ。したがって、電流はＡ点の波形になるように制御さ
れる。Ａ点の波形が異常になると、入力電流が異常にな
る結果となる。 （２） このＡ点の波形は、電流基準波形の中心がゼロであれ
ば、図２のように中心がゼロになっていなければならな
い。ところが掛算器に安価な部品を使用した場合、内部回
路が持つオフセット電圧により、図１のＡ点の波形が図
３のようになってしまう場合がある。この場合入力電流
も図３のような波形となるため、問題となる。これを解
決するには、オフセット電圧の少ない高価な部品を使用
するか、あるいはオフセット分を補正する回路を付加し
てそのつど手動で調整する必要があるが、コストアップ
につながる問題があった。
【０００４】
【発明の目的】本発明の目的は、大幅なコストアップを
まねかずに上記の問題を解決する手段を与える事にあ
る。
まねかずに上記の問題を解決する手段を与える事にあ
る。
【０００５】
【問題を解決するための本発明の手段】電圧を検出した
値と基準電圧を誤差増幅し、その出力と基準電流を掛け
算し、その出力と電流を検出した値を誤差増幅して帰還
量を得る制御回路において、前記帰還量を反転増幅し、
その出力を積分した値を前記掛算器の出力に加え合わせ
た事を特徴とする。
値と基準電圧を誤差増幅し、その出力と基準電流を掛け
算し、その出力と電流を検出した値を誤差増幅して帰還
量を得る制御回路において、前記帰還量を反転増幅し、
その出力を積分した値を前記掛算器の出力に加え合わせ
た事を特徴とする。
【０００６】
【実施例】図４は本発明の一実施例回路図（ブロック
図）で従来回路図（図１）に点線部分を付加したもので
ある。図から明らかであるが、点線部はフィ−ドバック
ル−プを構成しており、定常状態ではＢ点の波形を積分
した値はゼロとなる。もう少し詳しく述べると、たとえ
Ａ点の波形が図３のように偏って、その中心がゼロでな
くなったとしても（つまりＤＣ分を持っていたとして
も）、そのＤＣ分はＢ点に現われるので、これを補正す
るように付加回路が働き、Ａ点のＤＣ分を少なくしてい
く。この働きはＡ点にＤＣ分が無くなるまで続き、結局
定常状態ではＡ点にＤＣ分がなくなるのである。 （３） ここで積分の定数が大きければ大きいほどＡ点の波形の
歪みは少ないが、応答もその分遅くなるので、両者の得
失を見きわめて決定する必要がある。
図）で従来回路図（図１）に点線部分を付加したもので
ある。図から明らかであるが、点線部はフィ−ドバック
ル−プを構成しており、定常状態ではＢ点の波形を積分
した値はゼロとなる。もう少し詳しく述べると、たとえ
Ａ点の波形が図３のように偏って、その中心がゼロでな
くなったとしても（つまりＤＣ分を持っていたとして
も）、そのＤＣ分はＢ点に現われるので、これを補正す
るように付加回路が働き、Ａ点のＤＣ分を少なくしてい
く。この働きはＡ点にＤＣ分が無くなるまで続き、結局
定常状態ではＡ点にＤＣ分がなくなるのである。 （３） ここで積分の定数が大きければ大きいほどＡ点の波形の
歪みは少ないが、応答もその分遅くなるので、両者の得
失を見きわめて決定する必要がある。
【０００７】図５は本発明の他の実施例で、反転増幅と
積分を同時に行なっている例である。Ｒ２とＲ３の比で
増幅値を決め、Ｃ２とＲ３で積分の定数を決めている。
オペアンプ出力はＲ１で電流に変換され、Ｃ１に流し込
む、あるいは流し出す事で掛算器出力を加減算してい
る。
積分を同時に行なっている例である。Ｒ２とＲ３の比で
増幅値を決め、Ｃ２とＲ３で積分の定数を決めている。
オペアンプ出力はＲ１で電流に変換され、Ｃ１に流し込
む、あるいは流し出す事で掛算器出力を加減算してい
る。
【０００８】
【発明の効果】以上述べたように、本発明により、制御
回路全体からみればわずかな部品を追加するだけで、高
価な部品の使用、あるいは人手による調整を省く事が可
能となり、コストアップを避ける事が可能となる。
回路全体からみればわずかな部品を追加するだけで、高
価な部品の使用、あるいは人手による調整を省く事が可
能となり、コストアップを避ける事が可能となる。
【図１】従来回路のブロック図
【図２】波形例
【図３】波形例
【図４】本発明の一実施例（ブロック）図
【図５】本発明の他の実施例図
Ｃ1、Ｃ2 コンデンサ ＩＣ1 オペアンプ Ｒ1、Ｒ2、Ｒ3 抵抗
Claims (1)
- 【請求項１】電圧を検出した値と基準電圧を誤差増幅
し、その出力と基準電流を掛け算し、その出力と電流を
検出した値を誤差増幅して帰還量を得る制御回路におい
て、前記帰還量を反転増幅し、その出力を積分した値を
前記掛算器の出力に加え合わせた事を特徴とする制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03004395A JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03004395A JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08202460A true JPH08202460A (ja) | 1996-08-09 |
| JP3539782B2 JP3539782B2 (ja) | 2004-07-07 |
Family
ID=12292803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03004395A Expired - Fee Related JP3539782B2 (ja) | 1995-01-26 | 1995-01-26 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539782B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046775A (ja) * | 1983-08-24 | 1985-03-13 | Toshiba Corp | 電力変換装置 |
| JPH02111266A (ja) * | 1988-10-20 | 1990-04-24 | Fuji Electric Co Ltd | 系統連けい用インバータの制御装置 |
| JPH05341859A (ja) * | 1992-06-05 | 1993-12-24 | Nippon Electric Ind Co Ltd | 直流成分検出方法 |
| JPH06153519A (ja) * | 1992-11-12 | 1994-05-31 | Hitachi Ltd | 並列運転システム用電力変換装置 |
-
1995
- 1995-01-26 JP JP03004395A patent/JP3539782B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046775A (ja) * | 1983-08-24 | 1985-03-13 | Toshiba Corp | 電力変換装置 |
| JPH02111266A (ja) * | 1988-10-20 | 1990-04-24 | Fuji Electric Co Ltd | 系統連けい用インバータの制御装置 |
| JPH05341859A (ja) * | 1992-06-05 | 1993-12-24 | Nippon Electric Ind Co Ltd | 直流成分検出方法 |
| JPH06153519A (ja) * | 1992-11-12 | 1994-05-31 | Hitachi Ltd | 並列運転システム用電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3539782B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10164849A (ja) | コンバータのｄｃオフセットを調節する方法及び装置 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPH08202460A (ja) | 制御回路 | |
| JPH0818353A (ja) | 演算増幅回路 | |
| KR20050059182A (ko) | 변수 이득 증폭기용 직류보상 루프 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| US20110140738A1 (en) | Multi-Phase Integrators in Control Systems | |
| JP3345339B2 (ja) | デュアルトラッキング回路 | |
| US4633191A (en) | Transformer isolated high voltage, high power amplifier system | |
| JPS6347066Y2 (ja) | ||
| JP3617704B2 (ja) | 対数増幅器 | |
| JP2979607B2 (ja) | サーボ回路 | |
| JP3089807B2 (ja) | 温度特性補正回路 | |
| JP2001148615A (ja) | Ｍｏｓ−ｆｅｔ増幅回路 | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| JP2003504907A (ja) | 第１の増幅器と第２の増幅器とを備え、どの場合も、２つの増幅器のうち、１つの増幅器だけを最大に増幅するようになされている構成 | |
| JP2979608B2 (ja) | サーボ回路 | |
| JPS643365B2 (ja) | ||
| JP3413275B2 (ja) | 電力増幅回路 | |
| JP2506569Y2 (ja) | 映像信号のクランプ回路 | |
| JPH0537530Y2 (ja) | ||
| JP2002290160A (ja) | 高周波増幅器 | |
| KR950026226A (ko) | 영상신호의 자동이득 보상회로 | |
| JPH0669744A (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |