JP2979608B2 - サーボ回路 - Google Patents
サーボ回路Info
- Publication number
- JP2979608B2 JP2979608B2 JP2236390A JP23639090A JP2979608B2 JP 2979608 B2 JP2979608 B2 JP 2979608B2 JP 2236390 A JP2236390 A JP 2236390A JP 23639090 A JP23639090 A JP 23639090A JP 2979608 B2 JP2979608 B2 JP 2979608B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- control signal
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はサーボ回路に係わり、特に、可変利得増幅器
の利得を積分器の出力電圧で制御するとともに上記積分
器へ入力する信号を絶つことにより、上記可変利得増幅
器の利得を或る値に固定するようにしたサーボ回路に用
いて好適なものである。
の利得を積分器の出力電圧で制御するとともに上記積分
器へ入力する信号を絶つことにより、上記可変利得増幅
器の利得を或る値に固定するようにしたサーボ回路に用
いて好適なものである。
＜発明の概要＞ 本発明のサーボ回路は、一方の入力端子に供給される
処理信号のレベルおよび他方の入力端子に供給される制
御信号のレベル差に応じた利得制御信号を出力する信号
処理回路と、可変利得増幅器の利得を制御するための電
圧保持回路との間に介設するスイッチ回路を、上記信号
処理回路から出力される利得制御信号の大きさに応じた
大きさの出力電流を形成してその出力端から導出すると
ともに、上記出力端から出力される電流を遮断すること
が可能な電流出力型増幅器を用いて構成することによ
り、上記可変利得増幅器の利得を或る値に固定する動作
を行わせることを、FET素子を用いないで不都合なく可
能にしたサーボ回路である。
処理信号のレベルおよび他方の入力端子に供給される制
御信号のレベル差に応じた利得制御信号を出力する信号
処理回路と、可変利得増幅器の利得を制御するための電
圧保持回路との間に介設するスイッチ回路を、上記信号
処理回路から出力される利得制御信号の大きさに応じた
大きさの出力電流を形成してその出力端から導出すると
ともに、上記出力端から出力される電流を遮断すること
が可能な電流出力型増幅器を用いて構成することによ
り、上記可変利得増幅器の利得を或る値に固定する動作
を行わせることを、FET素子を用いないで不都合なく可
能にしたサーボ回路である。
＜従来の技術＞ 積分器の出力電圧でゲインがコントロールされる可変
利得増幅器を用いてサーボループを構成したサーボ回路
が知られている。このようなサーボ回路においては、処
理すべき入力信号のレベルと制御信号のレベルとを検出
して演算処理を行い、その出力で上記積分器の保持電圧
の値を変化させることによりその出力電圧の大きさを変
化させ、上記可変利得増幅器のゲインをコントールする
ようにしている。
利得増幅器を用いてサーボループを構成したサーボ回路
が知られている。このようなサーボ回路においては、処
理すべき入力信号のレベルと制御信号のレベルとを検出
して演算処理を行い、その出力で上記積分器の保持電圧
の値を変化させることによりその出力電圧の大きさを変
化させ、上記可変利得増幅器のゲインをコントールする
ようにしている。
このようにして上記可変利得増幅器のゲインコントロ
ールを行っているときに、或る状態で上記可変利得増幅
器のゲインの変化を停止させ、上記制御信号のレベルが
変化しても上記可変利得増幅器のゲインが変化しないよ
うにする利得制御を行いたいことがある。上記利得制御
は、上記積分器に流入する電流を遮断することにより行
われる。すなわち、入力電流が遮断されると上記積分器
はそのときの電圧を保持するので、可変利得増幅器のコ
ントロール電圧が一定の状態に保持され、上記可変利得
増幅器のゲインが或る一定値に固定される。
ールを行っているときに、或る状態で上記可変利得増幅
器のゲインの変化を停止させ、上記制御信号のレベルが
変化しても上記可変利得増幅器のゲインが変化しないよ
うにする利得制御を行いたいことがある。上記利得制御
は、上記積分器に流入する電流を遮断することにより行
われる。すなわち、入力電流が遮断されると上記積分器
はそのときの電圧を保持するので、可変利得増幅器のコ
ントロール電圧が一定の状態に保持され、上記可変利得
増幅器のゲインが或る一定値に固定される。
第５図は、従来技術の一例を示すサーボ回路の回路構
成図である。第５図において、１は可変利得増幅器（以
下VCAと記載する）、２は第１のレベル検出回路、３は
第２のレベル検出回路、４は演算回路、５は積分器、10
はスイッチ回路である。上記スイッチ回路10は、積分器
に流入する入力電流を遮断するために設けられたもの
で、従来は、上記スイッチ回路10としてMOSFETもしくは
接合型FETが用いられていた。
成図である。第５図において、１は可変利得増幅器（以
下VCAと記載する）、２は第１のレベル検出回路、３は
第２のレベル検出回路、４は演算回路、５は積分器、10
はスイッチ回路である。上記スイッチ回路10は、積分器
に流入する入力電流を遮断するために設けられたもの
で、従来は、上記スイッチ回路10としてMOSFETもしくは
接合型FETが用いられていた。
＜発明が解決しようとする課題＞ このため、第５図に示したサーボ回路をバイポーラプ
ロセスで作る場合、スイッチ回路10を形成するためのFE
T形成工程が増加してコストが高くなってしまう問題が
あった。そこで、製造コストが高くならないようにする
ために、第６図の回路図に示すように、バイポーラトラ
ンジスタ11を演算回路４と積分器５との間に介設してス
イッチ回路10を構成することが考えられる。このように
した場合、スイッチ回路10を形成するためのFET形成プ
ロセスを設けなくてもよいので、製造工程が増加してコ
ストが高くなってしまう問題を無くすことが出来るが、
以下に述べるような動作上の不都合が生じる。すなわ
ち、例えば演算回路の出力が電圧の形式で出力されるよ
うになっている場合、各部の電圧が第６図に示すようで
あれば、スイッチ回路10がない場合の出力電流Iiの大き
さは、 入力電流Ii＝（V1−V2）/R1 …（１） となり、積分器５の入力端の大きさによって規定される
所定の値となる。
ロセスで作る場合、スイッチ回路10を形成するためのFE
T形成工程が増加してコストが高くなってしまう問題が
あった。そこで、製造コストが高くならないようにする
ために、第６図の回路図に示すように、バイポーラトラ
ンジスタ11を演算回路４と積分器５との間に介設してス
イッチ回路10を構成することが考えられる。このように
した場合、スイッチ回路10を形成するためのFET形成プ
ロセスを設けなくてもよいので、製造工程が増加してコ
ストが高くなってしまう問題を無くすことが出来るが、
以下に述べるような動作上の不都合が生じる。すなわ
ち、例えば演算回路の出力が電圧の形式で出力されるよ
うになっている場合、各部の電圧が第６図に示すようで
あれば、スイッチ回路10がない場合の出力電流Iiの大き
さは、 入力電流Ii＝（V1−V2）/R1 …（１） となり、積分器５の入力端の大きさによって規定される
所定の値となる。
この入力電流Iiが、第６図の回路のバイポーラトラン
ジスタ11がオンしたときに抵抗器R1を流れるが、この場
合、入力電流Iiは抵抗器R1の両端の電位差に基づいて流
れる。すなわち、 入力電流Ii＝（V1−V3）/R1 …（２） となる。
ジスタ11がオンしたときに抵抗器R1を流れるが、この場
合、入力電流Iiは抵抗器R1の両端の電位差に基づいて流
れる。すなわち、 入力電流Ii＝（V1−V3）/R1 …（２） となる。
上記電圧V3の大きさは、コントロール電圧V4よりもベ
ース・エミッタ電圧VBE分だけ低下した大きさとなる。
しかし、上記ベース・エミッタ電圧VBEは入力電流Iiの
大きさや温度等によって変わるので、上記電圧V3の大き
さは変動することになる。したがって、入力電流Iiは温
度等の変動に応じて変化することになり、積分器５に実
際に入力される電流の大きさは演算回路４の出力電圧V1
に正確に比例しなくなるので、スイッチ回路10としてバ
イポーラトランジスタを用いると精度が悪くなる不都合
があった。
ース・エミッタ電圧VBE分だけ低下した大きさとなる。
しかし、上記ベース・エミッタ電圧VBEは入力電流Iiの
大きさや温度等によって変わるので、上記電圧V3の大き
さは変動することになる。したがって、入力電流Iiは温
度等の変動に応じて変化することになり、積分器５に実
際に入力される電流の大きさは演算回路４の出力電圧V1
に正確に比例しなくなるので、スイッチ回路10としてバ
イポーラトランジスタを用いると精度が悪くなる不都合
があった。
本発明は上述の問題点に鑑み、可変利得増幅器の利得
を或る値に固定することが可能なサーボ回路を、FET素
子を用いることなく高精度に構成出来るようにすること
を目的とする。
を或る値に固定することが可能なサーボ回路を、FET素
子を用いることなく高精度に構成出来るようにすること
を目的とする。
＜課題を解決するための手段＞ 本発明のサーボ回路は、一方の入力端子に供給される
処理信号のレベルおよび他方の入力端子に供給される制
御信号のレベルをそれぞれ検出して演算処理を行い、こ
れら２つの信号のレベル差に応じた利得制御信号を出力
する信号処理回路と、上記信号処理回路から出力される
利得制御信号の大きさに応じた大きさの出力電流を形成
してその出力端から導出するとともに、上記出力端から
出力される電流を遮断することが可能な電流出力型増幅
器と、上記電流出力型増幅器から出力される電流の大き
さに応じた大きさの電圧を発生させて出力する電圧保持
回路と、上記一方の入力端子に供給される処理信号を上
記制御信号のレベルに基づいて増幅するために設けら
れ、その利得が上記電圧保持回路の出力電圧により制御
される可変利得増幅器とを具備している。
処理信号のレベルおよび他方の入力端子に供給される制
御信号のレベルをそれぞれ検出して演算処理を行い、こ
れら２つの信号のレベル差に応じた利得制御信号を出力
する信号処理回路と、上記信号処理回路から出力される
利得制御信号の大きさに応じた大きさの出力電流を形成
してその出力端から導出するとともに、上記出力端から
出力される電流を遮断することが可能な電流出力型増幅
器と、上記電流出力型増幅器から出力される電流の大き
さに応じた大きさの電圧を発生させて出力する電圧保持
回路と、上記一方の入力端子に供給される処理信号を上
記制御信号のレベルに基づいて増幅するために設けら
れ、その利得が上記電圧保持回路の出力電圧により制御
される可変利得増幅器とを具備している。
＜作用＞ 一方の入力端子に供給される処理信号のレベルおよび
他方の入力端子に供給される制御信号のレベル差に応じ
た利得制御信号を出力する信号処理回路と、可変利得増
幅器の利得を制御するための電圧保持回路との間に介設
するスイッチ回路を、上記信号処理回路から出力される
利得制御信号の大きさに対応する大きさの電流をその出
力端から導出する第１の動作状態と、上記出力端から導
出する電流の大きさを零にする第２の動作状態とに切り
換え可能な電流出力型増幅器により構成する。このよう
な電流出力型増幅器は、バイポーラトランジスタを用い
て構成することが出来、しかもバイポーラトランジスタ
をアナログスイッチとして使用することなく電流の断続
を行なうことが出来るので、このサーボ回路をIC化する
に際し、FET素子を用いたのと同様な動作が、バイポー
ラプロセスのみの製造工程で得られるようになる。
他方の入力端子に供給される制御信号のレベル差に応じ
た利得制御信号を出力する信号処理回路と、可変利得増
幅器の利得を制御するための電圧保持回路との間に介設
するスイッチ回路を、上記信号処理回路から出力される
利得制御信号の大きさに対応する大きさの電流をその出
力端から導出する第１の動作状態と、上記出力端から導
出する電流の大きさを零にする第２の動作状態とに切り
換え可能な電流出力型増幅器により構成する。このよう
な電流出力型増幅器は、バイポーラトランジスタを用い
て構成することが出来、しかもバイポーラトランジスタ
をアナログスイッチとして使用することなく電流の断続
を行なうことが出来るので、このサーボ回路をIC化する
に際し、FET素子を用いたのと同様な動作が、バイポー
ラプロセスのみの製造工程で得られるようになる。
＜実施例＞ 第１図は、本発明の一実施例を示すサーボ回路の構成
図である。
図である。
第１図から明らかなように、実施例のサーボ回路は演
算回路４と積分器５との間に設けるスイッチ回路６を、
電流出力型増幅器７により構成している。
算回路４と積分器５との間に設けるスイッチ回路６を、
電流出力型増幅器７により構成している。
第１図において、処理信号入力端子T1に与えられた処
理信号S1がVCA1に供給されるとともに、制御信号入力端
子T2に与えられた制御信号S2が第１のレベル検出回路２
に供給される。一方、VCA出力信号S3が、サーボ回路出
力信号として出力端子T3に導出されるとともに、第２の
レベル検出回路３に供給される。そして、これら第１お
よび第２のレベル検出回路2,3の出力信号S4,S5が、演算
回路４にそれぞれ与えられる。この演算回路４は、入力
されたこれらの信号S4およびS5の大きさを比較し、その
比較結果に基づいてVCA1の利得を制御する信号S6を出力
する。例えば、第２のレベル検出回路３の出力信号S5の
方が第１のレベル検出回路３の出力信号S4よりも小さい
場合には、VCA1のゲインを上げるような利得制御信号S6
を出力し、上記第２のレベル検出回路３の出力信号S5を
レベルを上げるようにするサーボ動作を行わせる。
理信号S1がVCA1に供給されるとともに、制御信号入力端
子T2に与えられた制御信号S2が第１のレベル検出回路２
に供給される。一方、VCA出力信号S3が、サーボ回路出
力信号として出力端子T3に導出されるとともに、第２の
レベル検出回路３に供給される。そして、これら第１お
よび第２のレベル検出回路2,3の出力信号S4,S5が、演算
回路４にそれぞれ与えられる。この演算回路４は、入力
されたこれらの信号S4およびS5の大きさを比較し、その
比較結果に基づいてVCA1の利得を制御する信号S6を出力
する。例えば、第２のレベル検出回路３の出力信号S5の
方が第１のレベル検出回路３の出力信号S4よりも小さい
場合には、VCA1のゲインを上げるような利得制御信号S6
を出力し、上記第２のレベル検出回路３の出力信号S5を
レベルを上げるようにするサーボ動作を行わせる。
演算回路４から出力された利得制御信号S6は、スイッ
チ回路６を構成する増幅器７に供給される。この増幅器
７はバッファアンプとして設けられているもので、本実
施例においては第２図の回路図に示すような電流出力型
増幅器７を用いている。第２図から明らかなように、こ
の増幅器７は電流発生部71,制御部72,出力切換部73によ
り構成されている。
チ回路６を構成する増幅器７に供給される。この増幅器
７はバッファアンプとして設けられているもので、本実
施例においては第２図の回路図に示すような電流出力型
増幅器７を用いている。第２図から明らかなように、こ
の増幅器７は電流発生部71,制御部72,出力切換部73によ
り構成されている。
電流発生部71は、一対のトランジスタQ1,Q2および３
つの定電流源a,b,c等により、差動増幅器として構成さ
れている。共通接続されたエミッタと接地との間に介設
されている定電流源ｃに流れる電流Ｉの大きさは一定で
あり、演算回路４から出力されて各トランジスタQ1,Q2
の制御電極に与えられる利得制御信号S6に応じて定電流
源a,bのそれぞれに流れる電流I1,I2が変化し、上記利得
制御信号S6に応じた大きさの電流I1,I2をそれぞれ生成
する。
つの定電流源a,b,c等により、差動増幅器として構成さ
れている。共通接続されたエミッタと接地との間に介設
されている定電流源ｃに流れる電流Ｉの大きさは一定で
あり、演算回路４から出力されて各トランジスタQ1,Q2
の制御電極に与えられる利得制御信号S6に応じて定電流
源a,bのそれぞれに流れる電流I1,I2が変化し、上記利得
制御信号S6に応じた大きさの電流I1,I2をそれぞれ生成
する。
一方、出力切換部73は４つのトランジスタQ3〜Q6,3つ
の定電流源d,e,fにより構成されていて、各トランジス
タQ3〜Q6をオンまたはオフさせる信号が制御回路72から
各トランジスタの制御電極にそれぞれ与えられる。そし
て、破線の矢印で示すように、定電流源ａのミラー電流
が定電流源ｄに流れるとともに、定電流源ｄのミラー電
流が定電流源ｅに流れる。また、定電流源ｂのミラー電
流が定電流源ｆに流れるので、これらにより、出力切換
部73における各定電流源d,e,fに流れる電流は、利得制
御信号S6に比例したものになる。したがって、制御回路
72の制御入力端子に与えられる出力状態制御信号S7に応
じて、制御回路72の各出力端子72a,72b,72c,72dの電位
をそれぞれ“H"、“L"、“H"、“L"にして出力切換部73
を動作させることにより、利得制御信号S6に比例した電
流Iiを出力端子7aに流すことが出来る。
の定電流源d,e,fにより構成されていて、各トランジス
タQ3〜Q6をオンまたはオフさせる信号が制御回路72から
各トランジスタの制御電極にそれぞれ与えられる。そし
て、破線の矢印で示すように、定電流源ａのミラー電流
が定電流源ｄに流れるとともに、定電流源ｄのミラー電
流が定電流源ｅに流れる。また、定電流源ｂのミラー電
流が定電流源ｆに流れるので、これらにより、出力切換
部73における各定電流源d,e,fに流れる電流は、利得制
御信号S6に比例したものになる。したがって、制御回路
72の制御入力端子に与えられる出力状態制御信号S7に応
じて、制御回路72の各出力端子72a,72b,72c,72dの電位
をそれぞれ“H"、“L"、“H"、“L"にして出力切換部73
を動作させることにより、利得制御信号S6に比例した電
流Iiを出力端子7aに流すことが出来る。
また、出力端子72a,72b,72c,72dの電位をそれぞれ
“L"、“H"、“L"“H"にすることにより、出力端子7aに
流す電流を零にすることが出来る。したがって、制御回
路72が出力状態制御信号S7により正常の動作状態でコン
トロールされている場合には、利得制御出力S6に応じた
所定値の入力電流Iiが電流出力型増幅器７から出力され
て積分器５に供給される。これにより、入力電流Iiの大
きさに応じて積分器５の保持電圧が変化することによ
り、サーボが動作する。なお、このときにバイポーラト
ランジスタの単体を、アナログスイッチとして使用して
いないので、スイッチ用トランジスタの駆動回路と積分
器との間の絶縁が完全に出来ないことに起因する誤差が
生じることは無い。
“L"、“H"、“L"“H"にすることにより、出力端子7aに
流す電流を零にすることが出来る。したがって、制御回
路72が出力状態制御信号S7により正常の動作状態でコン
トロールされている場合には、利得制御出力S6に応じた
所定値の入力電流Iiが電流出力型増幅器７から出力され
て積分器５に供給される。これにより、入力電流Iiの大
きさに応じて積分器５の保持電圧が変化することによ
り、サーボが動作する。なお、このときにバイポーラト
ランジスタの単体を、アナログスイッチとして使用して
いないので、スイッチ用トランジスタの駆動回路と積分
器との間の絶縁が完全に出来ないことに起因する誤差が
生じることは無い。
一方、制御部72に与える出力状態制御信号S7を切り換
えることにより、出力端子7aに電流が流れないようにす
ると、積分器５への入力電流Ii＝０となり、増幅器７の
出力電流を零にした時点の電圧が積分器５に保持され、
VCA1はそのときのゲインに固定される。
えることにより、出力端子7aに電流が流れないようにす
ると、積分器５への入力電流Ii＝０となり、増幅器７の
出力電流を零にした時点の電圧が積分器５に保持され、
VCA1はそのときのゲインに固定される。
なお、上記実施例においては、VCA出力信号S3と制御
信号S2とを比較してVCA1のゲインを決定する、いわゆる
閉ループ型サーボ回路に構成した例を示したが、第３図
の構成図に示すように処理信号S1と制御信号S2とを比較
する開ループのサーボ回路に構成してもよい。
信号S2とを比較してVCA1のゲインを決定する、いわゆる
閉ループ型サーボ回路に構成した例を示したが、第３図
の構成図に示すように処理信号S1と制御信号S2とを比較
する開ループのサーボ回路に構成してもよい。
このようにして構成された実施例のサーボ回路は、例
えば第４図の構成図に示すように、音声多重回路におけ
るマトリックスサラウンド回路に使用される。第４図の
回路は、一方の入力端子に与えられている右チャンネル
信号Ｒと左チャンネル信号Ｌとの逆相成分（Ｌ−Ｒ）を
サーボ回路の処理信号入力端子T1に与えるとともに、第
１のバッファアンプ20を介して第１のレベル検出回路21
に与える。また、他方の入力端子に供給される同相成分
（Ｌ＋Ｒ）をサーボ回路の制御信号入力端子T2に与える
とともに、第２のバッファアンプ22を介して第２のレベ
ル検出回路23に与える。そして、これら第１および第２
のレベル検出回路21,23の検出出力Sx,Syをコンパレータ
24に供給し、逆相成分（Ｌ−Ｒ）と同相成分（Ｌ＋Ｒ）
との比率を検出する。そして、検出した比率が所定の値
よりも大きい場合には、サーボ回路の増幅器７を通常通
りに動作させる出力状態制御信号S7を、コンパレータ24
からサーボ回路に出力する。これにより、サーボ回路は
通常の動作を行い、逆相成分（Ｌ−Ｒ）のレベルを同相
成分（Ｌ＋Ｒ）の大きさに応じたゲインで制御した出力
信号（Ｌ−Ｒ）′を出力端子T3に導出する。
えば第４図の構成図に示すように、音声多重回路におけ
るマトリックスサラウンド回路に使用される。第４図の
回路は、一方の入力端子に与えられている右チャンネル
信号Ｒと左チャンネル信号Ｌとの逆相成分（Ｌ−Ｒ）を
サーボ回路の処理信号入力端子T1に与えるとともに、第
１のバッファアンプ20を介して第１のレベル検出回路21
に与える。また、他方の入力端子に供給される同相成分
（Ｌ＋Ｒ）をサーボ回路の制御信号入力端子T2に与える
とともに、第２のバッファアンプ22を介して第２のレベ
ル検出回路23に与える。そして、これら第１および第２
のレベル検出回路21,23の検出出力Sx,Syをコンパレータ
24に供給し、逆相成分（Ｌ−Ｒ）と同相成分（Ｌ＋Ｒ）
との比率を検出する。そして、検出した比率が所定の値
よりも大きい場合には、サーボ回路の増幅器７を通常通
りに動作させる出力状態制御信号S7を、コンパレータ24
からサーボ回路に出力する。これにより、サーボ回路は
通常の動作を行い、逆相成分（Ｌ−Ｒ）のレベルを同相
成分（Ｌ＋Ｒ）の大きさに応じたゲインで制御した出力
信号（Ｌ−Ｒ）′を出力端子T3に導出する。
また、検出した比率が所定の値よりも小さくなった場
合には、サーボ回路の増幅器７から出力される電流を零
にする出力状態制御信号S7を出力する。これにより、増
幅器７の出力端子7aからは電流が出力されなくなるの
で、上記したように積分器５に電流が流入しなくなる。
したがって、積分器５の電圧がそのときの値に保持さ
れ、逆相成分（Ｌ−Ｒ）のレベルが小さくなり過ぎたと
きに、VCA1のゲインが上がり過ぎてS/Nが悪化するのが
防止される。
合には、サーボ回路の増幅器７から出力される電流を零
にする出力状態制御信号S7を出力する。これにより、増
幅器７の出力端子7aからは電流が出力されなくなるの
で、上記したように積分器５に電流が流入しなくなる。
したがって、積分器５の電圧がそのときの値に保持さ
れ、逆相成分（Ｌ−Ｒ）のレベルが小さくなり過ぎたと
きに、VCA1のゲインが上がり過ぎてS/Nが悪化するのが
防止される。
＜発明の効果＞ 本発明は上述したように、信号処理回路から出力され
る利得制御信号の大きさに対応する大きさの電流をその
出力端から導出する第１の動作状態と、上記出力端から
導出する電流の大きさを零にする第２の動作状態とに切
り換え可能な電流出力型増幅器を、一方の入力端子に供
給される処理信号のレベルおよび他方の入力端子に供給
される制御信号のレベル差に応じて上記利得制御信号を
出力する信号処理回路と、上記利得制御信号に応じて上
記可変利得増幅器の利得を制御する電圧保持回路との間
に介設し、上記増幅器の出力電流を上記電圧保持回路に
供給するようにしたので、FET素子を用いて構成したス
イッチ回路と同等な動作を、バイポーラトランジスタを
用いて構成したスイッチ回路で得られるようにすること
が出来る。したがって、このようにゲインを或る一定値
に固定するサーボ回路をIC化する際に、バイポーラプロ
セスのみで高精度な動作特性が得られるようにすること
が出来、製造工程数を減らしてコストダウンを図ること
が出来る。
る利得制御信号の大きさに対応する大きさの電流をその
出力端から導出する第１の動作状態と、上記出力端から
導出する電流の大きさを零にする第２の動作状態とに切
り換え可能な電流出力型増幅器を、一方の入力端子に供
給される処理信号のレベルおよび他方の入力端子に供給
される制御信号のレベル差に応じて上記利得制御信号を
出力する信号処理回路と、上記利得制御信号に応じて上
記可変利得増幅器の利得を制御する電圧保持回路との間
に介設し、上記増幅器の出力電流を上記電圧保持回路に
供給するようにしたので、FET素子を用いて構成したス
イッチ回路と同等な動作を、バイポーラトランジスタを
用いて構成したスイッチ回路で得られるようにすること
が出来る。したがって、このようにゲインを或る一定値
に固定するサーボ回路をIC化する際に、バイポーラプロ
セスのみで高精度な動作特性が得られるようにすること
が出来、製造工程数を減らしてコストダウンを図ること
が出来る。
第１図は、本発明の一実施例を示す閉ループ型サーボ回
路の構成図、 第２図は、第１図におけるスイッチ回路の一例を示す回
路図、 第３図は、第２実施例を示す開ループ型サーボ回路の構
成図、 第４図は、実施例のサーボ回路の使用例を示す構成図、 第５図〜第６図は、従来例を示し、 第５図は、閉ループ型サーボ回路の構成図、 第６図は、バイポーラトランジスタを用いて第５図の構
成図におけるスイッチ回路を構成した例を示す構成図で
ある。 １……可変利得増幅器， ２……第１のレベル検出回路， ３……第２のレベル検出回路， ４……演算回路,5……制御回路， ６……スイッチ回路,7……電流出力型増幅器， Ii……入力電流,S1……処理信号， S2……制御信号,S6……利得制御信号， S7出力状態制御信号。
路の構成図、 第２図は、第１図におけるスイッチ回路の一例を示す回
路図、 第３図は、第２実施例を示す開ループ型サーボ回路の構
成図、 第４図は、実施例のサーボ回路の使用例を示す構成図、 第５図〜第６図は、従来例を示し、 第５図は、閉ループ型サーボ回路の構成図、 第６図は、バイポーラトランジスタを用いて第５図の構
成図におけるスイッチ回路を構成した例を示す構成図で
ある。 １……可変利得増幅器， ２……第１のレベル検出回路， ３……第２のレベル検出回路， ４……演算回路,5……制御回路， ６……スイッチ回路,7……電流出力型増幅器， Ii……入力電流,S1……処理信号， S2……制御信号,S6……利得制御信号， S7出力状態制御信号。
Claims (1)
- 【請求項１】一方の入力端子に供給される処理信号のレ
ベルおよび他方の入力端子に供給される制御信号のレベ
ルをそれぞれ検出して演算処理を行い、これら２つの信
号のレベル差に応じた利得制御信号を出力する信号処理
回路と、 上記信号処理回路から出力される利得制御信号の大きさ
に応じた大きさの出力電流を形成してその出力端から導
出するとともに、上記出力端から出力される電流を遮断
することが可能な電流出力型増幅器と、 上記電流出力型増幅器から出力される電流の大きさに応
じた大きさの電圧を発生させて出力する電圧保持回路
と、 上記一方の入力端子に供給される処理信号を上記制御信
号のレベルに基づいて増幅するために設けられ、その利
得が上記電圧保持回路の出力電圧により制御される可変
利得増幅器とを具備することを特徴とするサーボ回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236390A JP2979608B2 (ja) | 1990-09-06 | 1990-09-06 | サーボ回路 |
| TW080106479A TW258797B (ja) | 1990-08-24 | 1991-08-15 | |
| KR1019910014378A KR100191109B1 (ko) | 1990-08-24 | 1991-08-21 | 서보회로 |
| US07/748,047 US5166559A (en) | 1990-08-24 | 1991-08-21 | Servo circuit having variable gain amplifier and temperature compensation characteristics |
| DE69128652T DE69128652T2 (de) | 1990-08-24 | 1991-08-22 | Steuerschaltung |
| DE69119514T DE69119514T2 (de) | 1990-08-24 | 1991-08-22 | Verstärkungsregelung |
| EP91307759A EP0473370B1 (en) | 1990-08-24 | 1991-08-22 | Gain control circuit |
| EP94113117A EP0638997B1 (en) | 1990-08-24 | 1991-08-22 | Servo circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236390A JP2979608B2 (ja) | 1990-09-06 | 1990-09-06 | サーボ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115303A JPH04115303A (ja) | 1992-04-16 |
| JP2979608B2 true JP2979608B2 (ja) | 1999-11-15 |
Family
ID=17000065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236390A Expired - Fee Related JP2979608B2 (ja) | 1990-08-24 | 1990-09-06 | サーボ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979608B2 (ja) |
-
1990
- 1990-09-06 JP JP2236390A patent/JP2979608B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04115303A (ja) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02117208A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| EP0638997B1 (en) | Servo circuit | |
| GB2245787A (en) | Reducing distortion and increasing bandwidth in push-pull amplifier | |
| JP2979608B2 (ja) | サーボ回路 | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| JP2979607B2 (ja) | サーボ回路 | |
| JP2000270469A (ja) | 電流制限回路 | |
| JPH031844B2 (ja) | ||
| JP2558253B2 (ja) | 温度補償型カレントスイツチ回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JPS622722B2 (ja) | ||
| KR900019348A (ko) | 전자회로 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| US5321371A (en) | Current mirror with error correction | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JPH0535611Y2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPS6177405A (ja) | 電界効果トランジスタ用バイアス回路 | |
| JPH0399508A (ja) | 対数変換回路 | |
| JPH035092B2 (ja) | ||
| JPH0786843A (ja) | 増幅回路 | |
| JPS62111508A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |