JPS6191731A - ２系列コンピユ−タシステムの同期処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は威力系統用監視装置等に通用される２系列コン
ピュータシステムの同期処理装置に関するものである。

従来の技術 ２系列コンピュータシステムが適用されている電力系統
監視システムにおいては、一般的にデュアル方式を採っ
ており１例えば釦を押して画面を表示する場合には第２
図で示すようなフローになる。すなわち同図において、
点線で示す区分位置より図面上側が２系列コンピュータ
システムの主系側であり、図面下側が従系である。今、
オペレータコンソール１の釦入力部２よりの入力信号は
入力同期部３において入力同期処理が施され、編集部４
で編集された後、表示部５を介してＣＲＴ　□にて画面
表示される。

一方釦入力部２からの信号＆ま従系側の入力同期部１３
に入力されて主系側との同期処理が行なわれた後、７集
ｆｆＢ１４で編集され表示部１５にて表示される。

第３図は入力同期部３．１３間における同期処理のフロ
ーを示したもので、主系側より釦番号信号による同期要
求が入った場合、ステップＳ、で自系登録すべく自系バ
ッファメモリに記憶する。ステップＳ、では他糸に転送
して従来側の他系バッファメモリに記憶すると共に、従
来例での同期タイムアウトを監視すべくタイマーをセッ
トする。ステップＳ、では従系側での同期要求（入力さ
れた釦番号信号）により自系バッファメモリに記憶して
自系登録される。ステップＳ４ご他系転送し主系側の他
系バッファメモリに記憶する。ステップｓ、、　Ｓ。

では夫々の系で自系、他系に夫々同期要求があり各バッ
ファメモリに記憶されているか否かをチェックし、一致
していればステップｓ？＋　”’８で同期完了と判断さ
れクリアされる。

ところで、２系をデュアル運転しているとき。

他系のコンピュータ負荷が一時的に高まった場合等では
、他系からの同期要求が来ない場合が生ずるが、このよ
うな同期要求が来ないときに備えて第３図のように同期
タイムアウト監視を行っている。同期タイムアウトが発
生したとき、両系でタイムアウトであることが認識でき
るよう他系、っまり先ｌこ他系に対して他系転送する側
とは反対側（第３図での従系側）でタイマー監視を行っ
ている。

第４図は主系側よりみて他系である従系側より同期要求
で転送されない場合１こおいて監視用のタイマーがタイ
ムアツプして同期タイムアウトが発生したときの状、四
を示したもので、このタイムアウト信号によってクリア
される。

発明が解決しようとする問題点 ところがこの種従来における同期タイムアウト監視は、
タイマーがタイムアツプし、そのタイムアウト信号を他
系側（第４図では主系側）に転送するとき、ハードウェ
アの転送エラーなどによって転送失敗すると永久にタイ
ムアウトを検出することができなくなる問題が生ずる。

問題を解決するための手段 この発明は２系列コンピュータシステムにおいて、両系
の入力同期部に夫々同期タイムアウト監、　祝用のタイ
マーを設け、自系側のタイマーの設定値を他系側のタイ
マー設定値より長い時限に設定するようにしたものであ
る。

実施例 以下本発明の一実施例を図に基いて説明する。

オペレータコンソール１からの）入力信号の流れは第２
図と同じであるが、本発明においては主系側の入力同期
部ｌこ自系同期タイムアウト監視用のタイマーを設け、
このタイマーの設定時限を従系側の同期タイムアウト監
視用タイマーの時限より長く設定されている。その同期
処理のフローを示したものが第１図で、同図は従来より
のタイムアウト信号が何等かの理由によってエラーし、
主系側に転送されなかった場合を示したものである。

すなわち、ステップＳ、において主系側に同期要求があ
ると自系バッファメモリに自系登録し、ステップＳ！に
てこの同期要求を他系転送すると共２こＳ。

にて自系同期タイムアウト監視用のタイマーがセツトさ
れる。このタイマーの時限は、システムの負荷や性能（
こ合せて設定され、例えば５０秒に設定されている。一
方Ｓ、／こて他系（従系側）　Ｉｃ　ｋ送された同期要
求は、従来側の他系バッファメモリに登録されると同時
に同期タイムアウト監視用のタイマーをセットする。こ
のタイマーの時限は主系側よりも短い時間の例えば２０
秒に設定されており、ステップＳ４ｊこおいてこのタイ
マーの３タイムアツプし、タイムアウト信号を主系側に
転送すると共ｌこクリアする。この整送時点にエラーが
生じたとしても、Ｓ、にて主系側のタイマーがタイムア
ツプし、そのタイムアウト信号によってクリアされ、同
期待が解除される。

発明の効果 ２系列コンピュータシステムにおけるデュアル方式では
、自系から他系、あるいは他系から自系へ転送する両系
列のリンク部はより高性能にチューニングされている。

したがって転送エラーが発生してもリトライするのがｄ
常であるが、しかしリアルタイム処理を行うためにはあ
まりリトライによる遅延は避けなければならず、またそ
のような制約があったとしてもソフトウェアの挙走は避
けなければならない。この点本発明においては、自系の
監視タイマーを設けることにより、他系からタイムアウ
ト情報が通知されなくても自系監視タイマーが働いて同
期登録以前の状態に戻すことができるものである。また
、２系列間情報量が増えた場合でも同期処理が行なわれ
、両系！１１Ｉｌｌ　Ｊ転が継続できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す同期登録のフロー図、
第２図は本発明が一適用される２系列コンピュータシス
テムの説明図、第３図および第４図は夫々従来の同期登
録の説明のためのフロー図である。 １はオペレータコンソール、２は釦入力部、３゜１３は
入力同期部、４．１４は編集部、５，１５は表示部。

Claims (1)

【特許請求の範囲】
1. 釦入力部よりの信号を主系および他系の入力同期部に夫
   々導入し、この入力同期部にて両系の同期処理を行うよ
   うにした同期処理装置に於て、前記両系の入力同期部に
   夫々同期タイムアウト監視用のタイマーを設け、この両
   タイマーのうち主系側タイマーの時限を長く設定したこ
   とを特徴とする２系列コンピュータシステムの同期処理
   装置。