JPS6191687A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6191687A JPS6191687A JP59213149A JP21314984A JPS6191687A JP S6191687 A JPS6191687 A JP S6191687A JP 59213149 A JP59213149 A JP 59213149A JP 21314984 A JP21314984 A JP 21314984A JP S6191687 A JPS6191687 A JP S6191687A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- nonlinear
- photosensor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
- G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業の利用分野」
この発明は、アクティブマトリックス方式による表示パ
ネル好ましくは液晶表示パネルを設けることにより、マ
イクロコンピュータ、ワードプロセッサまたはテレビ等
の表示部の固体化を図る半導体装置に関するものである
。
ネル好ましくは液晶表示パネルを設けることにより、マ
イクロコンピュータ、ワードプロセッサまたはテレビ等
の表示部の固体化を図る半導体装置に関するものである
。
この発明は、かかる固体表示装置と同一基板にライトペ
ン等を用いた光軌跡入力せしめ、マトリックス配列した
光検出装置により手書き文字等を検出せしめたパターン
書き込みを行う固体会き込み装置に関する。
ン等を用いた光軌跡入力せしめ、マトリックス配列した
光検出装置により手書き文字等を検出せしめたパターン
書き込みを行う固体会き込み装置に関する。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。
用として有効である。
また、他の固体書き込み装置は文字等の筆圧による圧力
センサを平面に具備する怒圧式手書き装置よりなるもの
がある。
センサを平面に具備する怒圧式手書き装置よりなるもの
がある。
しかしこれら固体表示素子および固体書き込み装置はそ
れぞれがまったく独立に別々のパネルに設けられており
、一体化した同一画面で構成されていなかった。
れぞれがまったく独立に別々のパネルに設けられており
、一体化した同一画面で構成されていなかった。
「発明が解決しようとする問題点」
本発明はこの固体表示素子及び固体書き込み装置を一体
化したもので、加えてその製造に必要なフォトマスク数
は４枚（２回の精密重合わせ）とすることにより、その
製造歩留りの向上を図らんとするものである。
化したもので、加えてその製造に必要なフォトマスク数
は４枚（２回の精密重合わせ）とすることにより、その
製造歩留りの向上を図らんとするものである。
「問題を解決するための手段」
本発明はかかる問題を解決するため、アクティブ素子を
制御する複合ダイオードを用いたことを主としている。
制御する複合ダイオードを用いたことを主としている。
かかる本発明に用いる非線形素子は、１つのＰＩＮ接合
とその上下にコンタクトを有する電極より構成されるダ
イオードを複数個用いるのではなく、一対のそれぞれの
電極とはオーム接触性を有するが、逆向整流特性を構成
する複合ダイオード構成の素子よりなるもので、その代
表例は、Ｎ型半導体−■型（以下真性または実質的に真
性という）□ 半導体−Ｎ型半導体を積層して設けたＮ
ＩＮ構造、即ちＮｌ接合とＩＮ接合とが電気的に逆向き
に連結され、かつ半導体として一体化したＮＩＮ接合を
有する半導体をはじめ、その変形であるＮＮ−Ｎ、 Ｎ
Ｐ−Ｎ、 ＰＩＰ。
とその上下にコンタクトを有する電極より構成されるダ
イオードを複数個用いるのではなく、一対のそれぞれの
電極とはオーム接触性を有するが、逆向整流特性を構成
する複合ダイオード構成の素子よりなるもので、その代
表例は、Ｎ型半導体−■型（以下真性または実質的に真
性という）□ 半導体−Ｎ型半導体を積層して設けたＮ
ＩＮ構造、即ちＮｌ接合とＩＮ接合とが電気的に逆向き
に連結され、かつ半導体として一体化したＮＩＮ接合を
有する半導体をはじめ、その変形であるＮＮ−Ｎ、 Ｎ
Ｐ−Ｎ、 ＰＩＰ。
ＰＰ−Ｐ、 ＰＮ−Ｐ、Ｎ（１）Ｉ（１）Ｎ、Ｎ（Ｉ）
Ｎ−（１）ＮまたはＮ（Ｉ）Ｐ−（Ｉ）Ｎ接合構造を有
せしめた複合ダイオード（但しくＩ）は５ｉｘＣ＋−ｘ
（０＜Ｘ＜１）が用いられるバリア層を示す）である。
Ｎ−（１）ＮまたはＮ（Ｉ）Ｐ−（Ｉ）Ｎ接合構造を有
せしめた複合ダイオード（但しくＩ）は５ｉｘＣ＋−ｘ
（０＜Ｘ＜１）が用いられるバリア層を示す）である。
さらに本発明では、Ｎ型、■型の非単結晶半導体中に炭
素を０．５〜５χ添加して非感光性としたもので、集積
化の際、隣のエレメントとのクロストークの防止を行っ
ている。
素を０．５〜５χ添加して非感光性としたもので、集積
化の際、隣のエレメントとのクロストークの防止を行っ
ている。
かかる複合ダイオードは、ダイオード特性を互いに逆向
きに相対せしめ、そのビルドイン（立ち上がり）電圧（
しきい値）はＮｌ接合のＮ型半導体と■型半導体との差
または■型半導体または半絶縁体で示される厚さ５〜２
００人のバリア層のエネルギバンド的な高さおよび巾で
決めることができる。
きに相対せしめ、そのビルドイン（立ち上がり）電圧（
しきい値）はＮｌ接合のＮ型半導体と■型半導体との差
または■型半導体または半絶縁体で示される厚さ５〜２
００人のバリア層のエネルギバンド的な高さおよび巾で
決めることができる。
さらにこのＮＩＮ接合を有する半導体は、このＩ型半導
体を炭素が添加されていない水素またはハロゲン元素が
添加された真性半導体を用いることにより光検出素子（
フォトセンサともいう）としても使用し得る。もちろん
この光検出素子はＰＩＮ構造の公知のフォトダイオード
構造も有効である。
体を炭素が添加されていない水素またはハロゲン元素が
添加された真性半導体を用いることにより光検出素子（
フォトセンサともいう）としても使用し得る。もちろん
この光検出素子はＰＩＮ構造の公知のフォトダイオード
構造も有効である。
このためこ、のフォトセンサを同じ基板上に選択的−に
設け、さらにこのフォトセンサ上に非線形素子を構成す
る半導体を積層して直列に連結したすなわち１回のマス
ク合わせ工程を加えるのみでライトペン等を用いた光軌
跡を検知する固体書き込みを実行することができる。
設け、さらにこのフォトセンサ上に非線形素子を構成す
る半導体を積層して直列に連結したすなわち１回のマス
ク合わせ工程を加えるのみでライトペン等を用いた光軌
跡を検知する固体書き込みを実行することができる。
本発明は、１つの大きな基板にマトリックス構成せしめ
て、面としての固体表示、光軌跡検出を実行させ得る。
て、面としての固体表示、光軌跡検出を実行させ得る。
その際、複合ダイオードの外周辺とマトリックスを構成
するＸ方向の電極・リード（第１図においてＸ方向をＹ
方向と言い換えてもいいが、ここでは図面の横軸をＸ方
向と前車のために記す）とが概略同一形状を有する１つ
のマスク合わせを行うのみで完成してしまうため、一方
の基板側に設けられる液晶表示の一方の電極（第１の電
極）と連結した非線形素子およびそれに連結したＸ配線
の形成に必要なマスクの数は３枚のみ（２回の精密なマ
スク合わせ）でプロセスさせることができる。この構造
の代表例を第２図、第４図及び第５図に示しである。
するＸ方向の電極・リード（第１図においてＸ方向をＹ
方向と言い換えてもいいが、ここでは図面の横軸をＸ方
向と前車のために記す）とが概略同一形状を有する１つ
のマスク合わせを行うのみで完成してしまうため、一方
の基板側に設けられる液晶表示の一方の電極（第１の電
極）と連結した非線形素子およびそれに連結したＸ配線
の形成に必要なマスクの数は３枚のみ（２回の精密なマ
スク合わせ）でプロセスさせることができる。この構造
の代表例を第２図、第４図及び第５図に示しである。
「作用」
本発明は、光軌跡方式による固体書き込み装置と固体表
示装置とが一体化している。このため、これまでのマイ
クロコンピュータの如き目の位置と指の位置が異なる場
合に生じた作業者の首の疲労がなくなり、また指もキー
ボードではなくライトペン方式を用いた新筆が伴う光軌
跡を利用する方式であるため、ワードプロセッサを学習
に使用する在宅学習システムに対し、文字等をライトペ
ンで書く作業を伴うため学習効果を高め得る。
示装置とが一体化している。このため、これまでのマイ
クロコンピュータの如き目の位置と指の位置が異なる場
合に生じた作業者の首の疲労がなくなり、また指もキー
ボードではなくライトペン方式を用いた新筆が伴う光軌
跡を利用する方式であるため、ワードプロセッサを学習
に使用する在宅学習システムに対し、文字等をライトペ
ンで書く作業を伴うため学習効果を高め得る。
また光軌跡を基板上を前述した如く時間的に移動させる
のではなく、所定の位置に複数の光点または光軌跡を与
えることにより、キーボードを筆圧方式より光タッチ方
式のキーボードとすることができる。
のではなく、所定の位置に複数の光点または光軌跡を与
えることにより、キーボードを筆圧方式より光タッチ方
式のキーボードとすることができる。
本発明において、固体表示の液晶の他方の電極を３分割
し、それぞれの分割された電極またはそれぞれのアクテ
ィブ素子の他方の電極（第６の電極）に対応して赤（Ｒ
という）、緑（Ｇという）、青（Ｂという）のフィルタ
を通すことにより、フルカラー表示を行うことができる
。加えてこの液晶の他方の電極（第６の電極リード）に
対し独立に電圧を加えＲ，Ｇ、 Ｂに対する階調を行う
ことができる。
し、それぞれの分割された電極またはそれぞれのアクテ
ィブ素子の他方の電極（第６の電極）に対応して赤（Ｒ
という）、緑（Ｇという）、青（Ｂという）のフィルタ
を通すことにより、フルカラー表示を行うことができる
。加えてこの液晶の他方の電極（第６の電極リード）に
対し独立に電圧を加えＲ，Ｇ、 Ｂに対する階調を行う
ことができる。
以下に実施例に従って本発明を説明する。
「実施例１」
第１図は本発明の固体表示装置および固体書き込み装置
の等何回路（２×２のマトリックスの場合）を示す。
の等何回路（２×２のマトリックスの場合）を示す。
図面において基板上に設けられたアクティブエレメント
は光検出素子（フォトセンサ）（４）と第１および第２
の非線形素子（１） （２）と液晶（３）とよりなって
いる。このエレメントには、液晶（３）の一方の電極（
１０） （第１の電極）とそれに連結した第１の非線形
素子（１）の電極（第２の電極）（５）が設けられる。
は光検出素子（フォトセンサ）（４）と第１および第２
の非線形素子（１） （２）と液晶（３）とよりなって
いる。このエレメントには、液晶（３）の一方の電極（
１０） （第１の電極）とそれに連結した第１の非線形
素子（１）の電極（第２の電極）（５）が設けられる。
この第１の非線形素子はＸ配線（リードともいう）のア
ドレス線（１６）に第３の電極（７）により連結し、ま
たこのＸ配線は同時に第２の非線形素子（２）の第４の
電極（８）に連結している。
ドレス線（１６）に第３の電極（７）により連結し、ま
たこのＸ配線は同時に第２の非線形素子（２）の第４の
電極（８）に連結している。
他方、フォトセンサ（４）の他の電極（第５の電極）（
９）は基板上の透光性導電膜の電極とそれに連結したＹ
配線リード（１８）よりなり、その結果、フォトセンサ
（４）と第２の非線形素子（２）とはタンデム構造を有
してＸ（１６）Ｙ（１８）マトリックスを構成した配線
の交点に位置せしめることができる。他方、液晶（３）
の第６の電極（６）は相対する他の基板上に設けられた
透光性の２配線のデータ線（１４）に連結している。こ
のＸ配線、Ｙ配線は同一絶縁基板代表的にはガラス基板
（第４図（Ａ） 、 （Ｂ） 、 （Ｃ） 、第５図（
Ａ） 、 （Ｂ）における（２０））上に設けられてタ
ンデム化したフォトセンサをマトリックス構成させてい
る。また、液晶（３）はＸ配線を有する基板（２０）と
Ｘ配線を有する他の基板（２１）とではさまれてマトリ
ックス構成せしめている。
９）は基板上の透光性導電膜の電極とそれに連結したＹ
配線リード（１８）よりなり、その結果、フォトセンサ
（４）と第２の非線形素子（２）とはタンデム構造を有
してＸ（１６）Ｙ（１８）マトリックスを構成した配線
の交点に位置せしめることができる。他方、液晶（３）
の第６の電極（６）は相対する他の基板上に設けられた
透光性の２配線のデータ線（１４）に連結している。こ
のＸ配線、Ｙ配線は同一絶縁基板代表的にはガラス基板
（第４図（Ａ） 、 （Ｂ） 、 （Ｃ） 、第５図（
Ａ） 、 （Ｂ）における（２０））上に設けられてタ
ンデム化したフォトセンサをマトリックス構成させてい
る。また、液晶（３）はＸ配線を有する基板（２０）と
Ｘ配線を有する他の基板（２１）とではさまれてマトリ
ックス構成せしめている。
かかるアクティブエレメントをマトリックス構成せしめ
、図面では２×２とした。これはスケール・アップした
表示装置（例えばアクティブエレメント数が６４０ Ｘ
２００）またはフルカラー表示の６４０Ｘ３ Ｘ２００
としても同一技術思想である。
、図面では２×２とした。これはスケール・アップした
表示装置（例えばアクティブエレメント数が６４０ Ｘ
２００）またはフルカラー表示の６４０Ｘ３ Ｘ２００
としても同一技術思想である。
かかる非線形素子及びフォトセンサの構成及び特性の例
を第２図、第３図に示している。
を第２図、第３図に示している。
この第２図を以下に略記する。
第２図（Ａ）は実際の第１の非線形素子構造の縦断面図
を示している。
を示している。
即ち第２図（＾）においてガラス基板（２０）上の透光
性導電膜よりなる第２の電極（５） 、 Ｎ （３４）
Ｉ （３５） Ｎ（３６）半導体積層体よりなるＮＩ
Ｎ接合型複合ダイオード（１）、クロムマスク（３７）
、アルミニューム導体（３８）よりなる２０μ×４２
０μの面積の第３の電極（７）よりなっている。
性導電膜よりなる第２の電極（５） 、 Ｎ （３４）
Ｉ （３５） Ｎ（３６）半導体積層体よりなるＮＩ
Ｎ接合型複合ダイオード（１）、クロムマスク（３７）
、アルミニューム導体（３８）よりなる２０μ×４２
０μの面積の第３の電極（７）よりなっている。
さらにこのＮ層と１層および１層とＮ層との界面または
その近傍にバリア層（２）を被膜形成の際炭素を少し多
めに添加したＮ（１）Ｉ（Ｉ）Ｎ構造としてもよい。か
かる構造にすると、このバリア層（２）および１層の厚
さにより、しきい値を制御することができる。そのしき
い値はマトリックスの位置および液晶のしきい値に素子
を合わせるために有効である。
その近傍にバリア層（２）を被膜形成の際炭素を少し多
めに添加したＮ（１）Ｉ（Ｉ）Ｎ構造としてもよい。か
かる構造にすると、このバリア層（２）および１層の厚
さにより、しきい値を制御することができる。そのしき
い値はマトリックスの位置および液晶のしきい値に素子
を合わせるために有効である。
第２図（＾）の構成によって得られた特性を第３図（Ａ
）に示す。
）に示す。
第３図（Ａ）のＩ−Ｖ（電圧−電流）特性は第３図にお
ける（４６） 、 （４７）の原点に対し概略対称型の
非線形１−Ｖ特性を得ることができた。
ける（４６） 、 （４７）の原点に対し概略対称型の
非線形１−Ｖ特性を得ることができた。
他方、第２図（Ｃ） 、 （Ｄ） 、 （Ｅ）に示すタ
ンデム型光検出素子（フォトセンサ）につき、その動作
を略記する。
ンデム型光検出素子（フォトセンサ）につき、その動作
を略記する。
炭素が添加されていない感光性を有するＮ（３１）Ｉ（
３２） Ｎ （３３）接合のフォトセンサとその上にタ
ンデムに積層された炭素が添加された非感光性のＮ （
３４）１ （３５） Ｎ （３６）よりなる第２図（＾
）と同じ非線形素子が設けられる。この上面に電極（７
）がクロム（３７） 。
３２） Ｎ （３３）接合のフォトセンサとその上にタ
ンデムに積層された炭素が添加された非感光性のＮ （
３４）１ （３５） Ｎ （３６）よりなる第２図（＾
）と同じ非線形素子が設けられる。この上面に電極（７
）がクロム（３７） 。
アルミニューム（３８）よりなり、この電極をマスクと
して第２の非線形素子（２）、フォトセンサ（４）を同
一形状にエツチングして設けた。かかる２つの感光性非
線形素子（４）、非感光性非線形素子（２）よりなる記
号を第２図（Ｄ）に示す。
して第２の非線形素子（２）、フォトセンサ（４）を同
一形状にエツチングして設けた。かかる２つの感光性非
線形素子（４）、非感光性非線形素子（２）よりなる記
号を第２図（Ｄ）に示す。
さらに第２図（Ｃ）において（３１）をＰ型半導体とし
たＰＩＮ構造のフォトダイオード（４）としてもよい。
たＰＩＮ構造のフォトダイオード（４）としてもよい。
かかる場合に、 Ｐ（ＳｉｘＣ＋−ｘ） （３１） −
Ｉ（Ｓｉ） （３２）−Ｎ（Ｓｉ）（３３）よりなる水
素またはハロゲン元素が添加された非単結晶半導体より
なるフォトダイオードであり、第２図（Ｅ）にその記号
を示す。
Ｉ（Ｓｉ） （３２）−Ｎ（Ｓｉ）（３３）よりなる水
素またはハロゲン元素が添加された非単結晶半導体より
なるフォトダイオードであり、第２図（Ｅ）にその記号
を示す。
このＮ （３４） Ｉ （３５） Ｎ （３６）の半導
体積層体は、第２図（Ａ）の非線形素子と同一半導体材
料で同一プロセスにより形成される。
体積層体は、第２図（Ａ）の非線形素子と同一半導体材
料で同一プロセスにより形成される。
また、ライトペンよりの光をガラス基板（２０）に照射
させる場合には、この基板上の透光性導電膜の電極（９
）（第５の電極）上の半導体（４）とその上に非感光性
非線形素子およびクロム（３８）およびアルミニューム
（３９）の上側電極（８）（第４の電極）よりなってい
る。
させる場合には、この基板上の透光性導電膜の電極（９
）（第５の電極）上の半導体（４）とその上に非感光性
非線形素子およびクロム（３８）およびアルミニューム
（３９）の上側電極（８）（第４の電極）よりなってい
る。
ＮＩＮ構造のフォトセンサの特性を第３図（Ｂ）に示し
ている。図面において（４６） 、 （４７）は「暗の
時」のＩ−Ｖ特性である。さらにここに４５０Ｌｘ （
室内灯）を照射すると、それでは曲線（４６“）、（４
７’）に変化する。さらに５５００ＬＸ （白熱灯）を
加えるとく４６′”）。
ている。図面において（４６） 、 （４７）は「暗の
時」のＩ−Ｖ特性である。さらにここに４５０Ｌｘ （
室内灯）を照射すると、それでは曲線（４６“）、（４
７’）に変化する。さらに５５００ＬＸ （白熱灯）を
加えるとく４６′”）。
（４７゛）にそれぞれ変化する。
これらの信号をマトリックス構成をした第１図において
はデコーダ（１３）のトランジスタで受けて出力（１Ｂ
’）または（１９’）に取り出せばいい。
はデコーダ（１３）のトランジスタで受けて出力（１Ｂ
’）または（１９’）に取り出せばいい。
「実施例２」
この実施例は第４図にその平面図（Ａ）及び縦断面図（
Ｂ） 、 （Ｃ）および第５図（Ａ） 、 （Ｂ）が示
されている。
Ｂ） 、 （Ｃ）および第５図（Ａ） 、 （Ｂ）が示
されている。
この図面は、第１図の回路における（１．１）番地のア
クティブエレメント（１）をパターニングした本発明の
実施例である。
クティブエレメント（１）をパターニングした本発明の
実施例である。
さらに第４図（Ｂ） 、 （Ｃ）は（Ａ）におけるそれ
ぞれＢ−Ｂ’ 、Ａ−Ａ’ での縦断面図を記す。加え
て、第５図（Ａ） 、 （Ｂ）はそれぞれ第４図（Ａ）
におけるｃ−ｃ’及びＤ−Ｄ’の縦断面図を示している
。
ぞれＢ−Ｂ’ 、Ａ−Ａ’ での縦断面図を記す。加え
て、第５図（Ａ） 、 （Ｂ）はそれぞれ第４図（Ａ）
におけるｃ−ｃ’及びＤ−Ｄ’の縦断面図を示している
。
簡単のため、第４図（Ｃ）、第５図は液晶およびその上
面の基板を省略した。
面の基板を省略した。
図面に基づき、その製造工程を示、す。
透光性絶縁基板として無アルカリガラス（２０）を用い
た。この上面に、スパッタ法または電子ビーム蒸着法に
より導電膜であるＩＴＯまたは酸化スズ膜等のＣＴＦを
０．１〜０．５μの厚さに、形成した。
た。この上面に、スパッタ法または電子ビーム蒸着法に
より導電膜であるＩＴＯまたは酸化スズ膜等のＣＴＦを
０．１〜０．５μの厚さに、形成した。
この後、この導電膜にパターニングをし、電極・リード
とする。即ち液晶用の第１の電極（１０） 、 これよ
り延在した非線形素子（１）用の下側電極（５）（第２
の電極）を第１のマスク■により不要部を除去して形成
した。
とする。即ち液晶用の第１の電極（１０） 、 これよ
り延在した非線形素子（１）用の下側電極（５）（第２
の電極）を第１のマスク■により不要部を除去して形成
した。
次にフォトセンサを構成するＮＩＮまたはＰＩＮ接合を
有する半導体で公知のプラズマ気相法または光ＣＶＤ法
により形成した。さらに第２のマスクによりフォトセン
サとする部分（４）を残し、他部をエツチングして除去
する。
有する半導体で公知のプラズマ気相法または光ＣＶＤ法
により形成した。さらに第２のマスクによりフォトセン
サとする部分（４）を残し、他部をエツチングして除去
する。
この後、これらの全面に公知のプラズマ気相反応法また
は光気相反応法により非感光性の非線形半導体素子例え
ばＮＩＮ構造を有する非単結晶半導体よりなる複合ダイ
オードを形成した。かくしてフォトセンサ部は１つの感
光性のＮＩＮまたはＰＩＮ接合をマトリックスの番地を
指定するための非感光性のＮＩＮ非線形素子とがタンデ
ム構造をして設けられる。即ちＮ型半導体（３４）をシ
ランにメチルシラン（Ｓｔ（Ｃｌｌａ）Ｈ３−ｎ ｎ
＝ １〜３ ）例えばジメチルシラン（ＨｇＳｉ （Ｃ
Ｈ，） ｚ）をシラン（ＳｉＨ４）に対し１〜５χ添加
して反応性気体として反応室内に導入した。
は光気相反応法により非感光性の非線形半導体素子例え
ばＮＩＮ構造を有する非単結晶半導体よりなる複合ダイ
オードを形成した。かくしてフォトセンサ部は１つの感
光性のＮＩＮまたはＰＩＮ接合をマトリックスの番地を
指定するための非感光性のＮＩＮ非線形素子とがタンデ
ム構造をして設けられる。即ちＮ型半導体（３４）をシ
ランにメチルシラン（Ｓｔ（Ｃｌｌａ）Ｈ３−ｎ ｎ
＝ １〜３ ）例えばジメチルシラン（ＨｇＳｉ （Ｃ
Ｈ，） ｚ）をシラン（ＳｉＨ４）に対し１〜５χ添加
して反応性気体として反応室内に導入した。
さらに１３．５６ＭＩ（ｚの高周波グロー放電を行うこ
とにより２００〜２５０℃に保持された基板上の被形成
面上に、微結晶構造を有する非単結晶半導体を作る。そ
の電気伝導度は１０−５〜１０− ” （０ｃｍ）−’
を有し１００〜３００ 人の厚さとした。
とにより２００〜２５０℃に保持された基板上の被形成
面上に、微結晶構造を有する非単結晶半導体を作る。そ
の電気伝導度は１０−５〜１０− ” （０ｃｍ）−’
を有し１００〜３００ 人の厚さとした。
さらにシランのみ、または水素と弗化珪素（ＳＩＦ４１
ＨｚＳｉＦ、ＨｚＳｉＦｚまたはＳｉｎｇ）にメチルシ
ランを１〜５χの濃度添加し、プラズマ反応炉内に導入
し、プラズマ反応をさせ、■型の非単結晶半導体（３５
）を０．２〜１μの厚さにＮ型半導体（３４）上に積層
して形成した。さらに、再び、同様のＮ型半導体（３６
）を２００〜５００ 人の厚さに形成してＮＩＮ接合と
した。
ＨｚＳｉＦ、ＨｚＳｉＦｚまたはＳｉｎｇ）にメチルシ
ランを１〜５χの濃度添加し、プラズマ反応炉内に導入
し、プラズマ反応をさせ、■型の非単結晶半導体（３５
）を０．２〜１μの厚さにＮ型半導体（３４）上に積層
して形成した。さらに、再び、同様のＮ型半導体（３６
）を２００〜５００ 人の厚さに形成してＮＩＮ接合と
した。
このＮｌ界面またはＩＮ界面にＤＭＳ／ＳｉＨ４＃１と
してバリア層を５〜１００人の厚さに形成するとＶ−１
特性をより対称性にすることに有効である。
してバリア層を５〜１００人の厚さに形成するとＶ−１
特性をより対称性にすることに有効である。
この後、この上面にクロム（５００〜１５００人） （
３７）さらにリードとして動作させるアルミニューム（
厚さ０．１〜２μ＞ （３８）を電子ビーム蒸着法また
はスパッタ法により積層した。さらにこの後、Ｘ方向の
リード（１６）、第１および第２の非線形素子（１）
、 （２）及びフォトセンサ（４）として設ける領域を
除き、他部を第３のフォトマスク■を精密マスク合わせ
をしてフォトエツチング法により除去した。
３７）さらにリードとして動作させるアルミニューム（
厚さ０．１〜２μ＞ （３８）を電子ビーム蒸着法また
はスパッタ法により積層した。さらにこの後、Ｘ方向の
リード（１６）、第１および第２の非線形素子（１）
、 （２）及びフォトセンサ（４）として設ける領域を
除き、他部を第３のフォトマスク■を精密マスク合わせ
をしてフォトエツチング法により除去した。
即ちレジストにより第５図に示す如く、アルミニューム
（３８）をＣＣｌ４を用いてプラズマエツチングした。
（３８）をＣＣｌ４を用いてプラズマエツチングした。
さらにクロム（３７）を半導体（１） 、 （２） 、
（４）をエツチングして除去し、Ｘ方向のリード（１
６）、第３の電極の外側周辺（第５図（Ａ） 、 （Ｂ
） （４０） 、 （４０’ ））と、その下の半導体
の外周辺（（第５図（Ａ） 、 （Ｂ） （４１） 。
（４）をエツチングして除去し、Ｘ方向のリード（１
６）、第３の電極の外側周辺（第５図（Ａ） 、 （Ｂ
） （４０） 、 （４０’ ））と、その下の半導体
の外周辺（（第５図（Ａ） 、 （Ｂ） （４１） 。
（４１′））とを概略同一形状とした。
かくして１回の精密な重合わせプロセスを行う第３のマ
スク■により、Ｘ方向のリード（１６） 、第３の電極
（７）、第４の電極（８）とその下側に位置する非線形
素子の半導体（１） 、 （２）と、フォトセンサの半
導体（４）とを概略同一形状にし得た。
スク■により、Ｘ方向のリード（１６） 、第３の電極
（７）、第４の電極（８）とその下側に位置する非線形
素子の半導体（１） 、 （２）と、フォトセンサの半
導体（４）とを概略同一形状にし得た。
図面において第３のマスクは第１の電極（ｌＯ）が矩形
（４２０μ×４２０μの場合）をしているため、上下の
ズレにして±２００μ以内の十分の合わせ冗長度を有す
る。また左右のズレに対しては第４図（Ｃ）に示すごと
く、数２μのズレがあってもまったく問題がない。
（４２０μ×４２０μの場合）をしているため、上下の
ズレにして±２００μ以内の十分の合わせ冗長度を有す
る。また左右のズレに対しては第４図（Ｃ）に示すごと
く、数２μのズレがあってもまったく問題がない。
本発明の半導体装置においては、さらに相対する他の基
板（２１）の内側に設けられた液晶の他方の電極（６）
、リード（１４）は、他の第１のマスク■により、Ｚ方
向の配線（この配線はフォトセンサのＹ方向の配線と平
行に設けている）として形成させた。
板（２１）の内側に設けられた液晶の他方の電極（６）
、リード（１４）は、他の第１のマスク■により、Ｚ方
向の配線（この配線はフォトセンサのＹ方向の配線と平
行に設けている）として形成させた。
以上のことより、１つの基板の一主面上にアクティブエ
レメントとしての非線形素子、フォトセンサおよび液晶
の一方の電極を設け、かつリードはＸ方向およびＹ方向
に配設せしめている。この工程に必要なマスクは３種類
のマスクを用いるのみですみ、かつ精密なマスク合わせ
は１回の第３のマスクのみでよい。
レメントとしての非線形素子、フォトセンサおよび液晶
の一方の電極を設け、かつリードはＸ方向およびＹ方向
に配設せしめている。この工程に必要なマスクは３種類
のマスクを用いるのみですみ、かつ精密なマスク合わせ
は１回の第３のマスクのみでよい。
表示パネルとしては、この後、２つの相対する主面に配
向処理を施して、第１図に示す周辺回路（１１） 、
（１２） 、 （１３）をハイブリッド構成として基板
に単結晶ＩＣをボンディングして作製し得る。またコネ
クタを介して他のプリント基板のＩＣと連結してデコー
ダ（１１） 、 （１２） 、 （１３）とし得る。さ
らに、相対する２つの基板（２０） 、 （２１）を約
６〜１０μの巾に離間させ、その隙間を真空引きした後
、公知の液晶（３）を封入した。
向処理を施して、第１図に示す周辺回路（１１） 、
（１２） 、 （１３）をハイブリッド構成として基板
に単結晶ＩＣをボンディングして作製し得る。またコネ
クタを介して他のプリント基板のＩＣと連結してデコー
ダ（１１） 、 （１２） 、 （１３）とし得る。さ
らに、相対する２つの基板（２０） 、 （２１）を約
６〜１０μの巾に離間させ、その隙間を真空引きした後
、公知の液晶（３）を封入した。
「効果」
本発明は以上に示す如く、同一基板上に非線形素子であ
る複合ダイオードを用いて液晶のアクティブＡＣ駆動を
行うとともに、同じパネルを用い、手書き用の書き込み
装置をライトベン（発光部はペン側）としてマトリック
スを構成せしめたものである。このため２つの機能を重
合わせる方式にに比べ、表示のコントラストが明晰にな
り、がっそれらを必要な製造工程に余分な半導体を作る
工程等を有しない。さらに半導体とその上の電極リード
とが一体化しているため、きわめて少ないマスク（３枚
）（精密な重合わせは１回）でパターニングを行うこと
ができ、製造歩留りを向上させることができる。
る複合ダイオードを用いて液晶のアクティブＡＣ駆動を
行うとともに、同じパネルを用い、手書き用の書き込み
装置をライトベン（発光部はペン側）としてマトリック
スを構成せしめたものである。このため２つの機能を重
合わせる方式にに比べ、表示のコントラストが明晰にな
り、がっそれらを必要な製造工程に余分な半導体を作る
工程等を有しない。さらに半導体とその上の電極リード
とが一体化しているため、きわめて少ないマスク（３枚
）（精密な重合わせは１回）でパターニングを行うこと
ができ、製造歩留りを向上させることができる。
非線形素子及びフォトセンサに同一半導体材料を用い、
かつこの半４体はＮＩＮ接合の順方向電流を用いるため
、Ｉ型半導体表面での寄生チャネルが形成される等によ
る特性のバラツキが少ない。
かつこの半４体はＮＩＮ接合の順方向電流を用いるため
、Ｉ型半導体表面での寄生チャネルが形成される等によ
る特性のバラツキが少ない。
本発明のフォトセンサ、表示パネルは交流駆動方式であ
り、特にそのダイオードのしきい値を気相反応法を用い
た半導体層の積層時におけるプロセス条件により制御し
得るため、階調制御がしやすいという特徴を有する。
り、特にそのダイオードのしきい値を気相反応法を用い
た半導体層の積層時におけるプロセス条件により制御し
得るため、階調制御がしやすいという特徴を有する。
本発明方法において、Ｉ、ＮまたはＰの半導体を単に水
素またはハロゲン元素が添加された珪素とするのではな
く、この中に酸素または窒素を添加した５ｌｏ２−Ｘ
（０＜Ｘ＜２）、５ｔｘＮ、−１１（Ｑ＜Ｘ＜４）とし
て耐圧の向上を図ることおよび印加電圧をｏｖとした時
の電流（ゼロ電流）を１０４’Ａ／１００μ口以下とす
ることは有効である。
素またはハロゲン元素が添加された珪素とするのではな
く、この中に酸素または窒素を添加した５ｌｏ２−Ｘ
（０＜Ｘ＜２）、５ｔｘＮ、−１１（Ｑ＜Ｘ＜４）とし
て耐圧の向上を図ることおよび印加電圧をｏｖとした時
の電流（ゼロ電流）を１０４’Ａ／１００μ口以下とす
ることは有効である。
本発明において、表示素子と光検出素子とはその数にお
いて１：１である必要はなく、光検出に必要な素子密度
を考慮して表示素子に比べて多くも少なくもし得る。
いて１：１である必要はなく、光検出に必要な素子密度
を考慮して表示素子に比べて多くも少なくもし得る。
本発明においては基板側にフォトセンサさらにその上に
非線形素子を配設した。しかし逆に基板上に非線形素子
さらにその上にフォトセンサを配設して光を上方より入
射させる方式としてもよい。
非線形素子を配設した。しかし逆に基板上に非線形素子
さらにその上にフォトセンサを配設して光を上方より入
射させる方式としてもよい。
【図面の簡単な説明】
第１図は本発明のアクティブエレメントとして非線形素
子およびフォトセンサを用いた２×２マトリツクスの回
路図を示す。 第２図は本発明の第１の非線形素子及びタンデム型のフ
ォトセンサの縦断面（Ａ） 、 （Ｃ）およびその等価
記号（Ｂ）および（Ｄ） 、 （Ｅ）を示す。 第３図は本発明のＩ−Ｖ特性を示す。 第４図及び第５図は本発明のアクティブエレメント構造
を示す。 ！！１口 Ｊ！′ヲの
子およびフォトセンサを用いた２×２マトリツクスの回
路図を示す。 第２図は本発明の第１の非線形素子及びタンデム型のフ
ォトセンサの縦断面（Ａ） 、 （Ｃ）およびその等価
記号（Ｂ）および（Ｄ） 、 （Ｅ）を示す。 第３図は本発明のＩ−Ｖ特性を示す。 第４図及び第５図は本発明のアクティブエレメント構造
を示す。 ！！１口 Ｊ！′ヲの
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に設けられた導電膜により、固体表示素
子の第１の電極と、該電極に連結した第２の電極とを設
けるとともに、前記導電膜によりＹ方向に設けられたリ
ードと、該リードに連結した第５の電極と、該電極上の
光検出素子とを有し、前記第２の電極上に第１の非線形
素子および前記光検出素子上の非感光性の第２の非線形
素子とを有し、前記第１および第２の非線形素子のそれ
ぞれに第３の電極および第４の電極と、これらに連結し
てＸ方向に延在するリードとを有したことを特徴とする
半導体装置。 ２、特許請求の範囲第１項において、Ｘ方向の電極・リ
ードと非線形素子および光検出素子を構成する半導体は
、その周辺にて概略同一形状を有することを特徴とする
半導体装置。 ３、特許請求の範囲第１項において、非線形素子は一対
の電極とオーム接触性を有するとともに、逆向整流特性
を構成する非感光性の複合ダイオード構成を有すること
を特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213149A JPS6191687A (ja) | 1984-10-11 | 1984-10-11 | 半導体装置 |
| DE8585307569T DE3586079D1 (de) | 1984-10-11 | 1985-10-10 | Optoelektronische anzeigevorrichtung und verfahren zu ihrer herstellung. |
| CN85108403.6A CN1003324B (zh) | 1984-10-11 | 1985-10-10 | 光电板及其制造方法 |
| EP19850307569 EP0178190B1 (en) | 1984-10-11 | 1985-10-10 | Optoelectronic panel and method of making the same |
| CN87104814.0A CN1004955B (zh) | 1984-10-11 | 1987-07-13 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213149A JPS6191687A (ja) | 1984-10-11 | 1984-10-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191687A true JPS6191687A (ja) | 1986-05-09 |
Family
ID=16634381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59213149A Pending JPS6191687A (ja) | 1984-10-11 | 1984-10-11 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0178190B1 (ja) |
| JP (1) | JPS6191687A (ja) |
| CN (2) | CN1003324B (ja) |
| DE (1) | DE3586079D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2626385B1 (fr) * | 1988-01-22 | 1991-10-11 | Thomson Csf | Obturateur selectif de lumiere, procede de realisation et son application a un detecteur d'image |
| US5812109A (en) * | 1994-08-23 | 1998-09-22 | Canon Kabushiki Kaisha | Image input/output apparatus |
| AUPO623997A0 (en) * | 1997-04-15 | 1997-05-15 | Edith Cowan University | Image capture and display apparatus |
| US11086452B2 (en) * | 2019-11-27 | 2021-08-10 | Au Optronics Corporation | Pixel array substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685792A (en) * | 1979-12-14 | 1981-07-13 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPH0712210B2 (ja) * | 1982-06-02 | 1995-02-08 | 株式会社日立製作所 | 撮像表示装置 |
| JPS5994736A (ja) * | 1982-11-22 | 1984-05-31 | Toshiba Corp | 液晶表示装置 |
-
1984
- 1984-10-11 JP JP59213149A patent/JPS6191687A/ja active Pending
-
1985
- 1985-10-10 EP EP19850307569 patent/EP0178190B1/en not_active Expired
- 1985-10-10 DE DE8585307569T patent/DE3586079D1/de not_active Expired - Fee Related
- 1985-10-10 CN CN85108403.6A patent/CN1003324B/zh not_active Expired
-
1987
- 1987-07-13 CN CN87104814.0A patent/CN1004955B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3586079D1 (de) | 1992-06-25 |
| CN87104814A (zh) | 1988-03-30 |
| EP0178190A3 (en) | 1988-08-03 |
| CN1003324B (zh) | 1989-02-15 |
| EP0178190B1 (en) | 1992-05-20 |
| EP0178190A2 (en) | 1986-04-16 |
| CN85108403A (zh) | 1986-05-10 |
| CN1004955B (zh) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6191687A (ja) | 半導体装置 | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JPS6167262A (ja) | 半導体装置 | |
| JPS62186320A (ja) | 半導体装置 | |
| JPS6167263A (ja) | 半導体装置作製方法 | |
| JPS62186223A (ja) | 半導体装置の作成方法 | |
| JPS6269553A (ja) | 半導体装置 | |
| JPS6184069A (ja) | 固体表示装置 | |
| JPS6167261A (ja) | 半導体装置 | |
| JPS62174979A (ja) | 半導体装置 | |
| JPS6269554A (ja) | 半導体装置 | |
| JPS6161198A (ja) | 固体表示装置作製方法 | |
| JPS62169381A (ja) | 半導体装置 | |
| JPS6171325A (ja) | 半導体装置 | |
| JPS58170053A (ja) | 半導体装置 | |
| JPS6161197A (ja) | 固体表示装置 | |
| JPS61117521A (ja) | 半導体装置作製方法 | |
| JPS62169379A (ja) | 半導体装置 | |
| JPS62169380A (ja) | 半導体装置 | |
| JPS61159625A (ja) | 半導体装置 | |
| JPS6190190A (ja) | 半導体装置 | |
| JPS6171665A (ja) | 半導体装置作製方法 | |
| JPH0462569B2 (ja) | ||
| JPS62169378A (ja) | 半導体装置作製方法 | |
| JPS62169382A (ja) | 半導体装置 |