JPS6184069A - 固体表示装置 - Google Patents
固体表示装置Info
- Publication number
- JPS6184069A JPS6184069A JP59206080A JP20608084A JPS6184069A JP S6184069 A JPS6184069 A JP S6184069A JP 59206080 A JP59206080 A JP 59206080A JP 20608084 A JP20608084 A JP 20608084A JP S6184069 A JPS6184069 A JP S6184069A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- semiconductor layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003513 alkali Substances 0.000 abstract description 2
- 239000002648 laminated material Substances 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスシリコンをすべての画素
と１：１に連結して用いるＮＩＮ接合構造の非線型素子
が知られている。しかし、このＮＩＮ接合を用いんとし
ても、そのＮｌまたはＩＮ接合界面がどのようになって
いるか不明であり、十分なＶ−１特性における原点対称
の非線型特性を得るに至っていない。
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスシリコンをすべての画素
と１：１に連結して用いるＮＩＮ接合構造の非線型素子
が知られている。しかし、このＮＩＮ接合を用いんとし
ても、そのＮｌまたはＩＮ接合界面がどのようになって
いるか不明であり、十分なＶ−１特性における原点対称
の非線型特性を得るに至っていない。
「発明が解決しようとする問題点」
しかし非線型素子を用いんとして、基板上にＮＪＷＩ層
Ｎ層全Ｎ層ズマｃｖＤ法により漸次積層していっても、
このＮｌ界面ではＮ型不純物であるリンが■型半導体層
内に混入する。またＩＮ界面ではＩ型半導体とＮ型層と
の混合Ｎ一層が界面領域にできてしまう。このような界
面での不純物および構成成分のおたがいの混合が存在す
るならば、そのＶ−■特性において対称性を有せしめる
ことがまったく不可能であった。
Ｎ層全Ｎ層ズマｃｖＤ法により漸次積層していっても、
このＮｌ界面ではＮ型不純物であるリンが■型半導体層
内に混入する。またＩＮ界面ではＩ型半導体とＮ型層と
の混合Ｎ一層が界面領域にできてしまう。このような界
面での不純物および構成成分のおたがいの混合が存在す
るならば、そのＶ−■特性において対称性を有せしめる
ことがまったく不可能であった。
「問題を解決するための手段」
本発明はかかる問題を解決するため、水素またはハロゲ
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつそのＩ型半導体中には炭素を添加したＳｉ
−３ｉｘＣ＋−ｘ（０＜Ｘ４） −Ｓｉ構造を有せし
めたことを主としている。
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつそのＩ型半導体中には炭素を添加したＳｉ
−３ｉｘＣ＋−ｘ（０＜Ｘ４） −Ｓｉ構造を有せし
めたことを主としている。
かかる本発明に用いる非線形素子は、１つのＰＩＮ接合
とその上下にコンタクトを有する電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を存するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
がっ半導体として一体化したＮＩＮ接合を有する半導体
をはしめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ−ＰまたはＰＮ−Ｐ構造を有せしめた複合ダイオ
ードである。
とその上下にコンタクトを有する電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を存するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
がっ半導体として一体化したＮＩＮ接合を有する半導体
をはしめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ−ＰまたはＰＮ−Ｐ構造を有せしめた複合ダイオ
ードである。
かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体と■型半導体またはＮｌ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド巾を決め
る炭素等の不純物および添加物の濃度で決めることがで
きる。このため、製造プロセスを制御することにより、
所望の素子のしきい値電圧の値およびしきい値以下での
電流の流れに（さおよびしきい値以上での電流の流やす
さを制御し得る。さらに絶縁膜−半導体の界面物性を用
いず、生温体−半導体接合方式であるため、温度処理、
Ｂ−Ｔ処理（バイアス一温度）処理に対し不安定性がな
いという特長を有する。
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体と■型半導体またはＮｌ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド巾を決め
る炭素等の不純物および添加物の濃度で決めることがで
きる。このため、製造プロセスを制御することにより、
所望の素子のしきい値電圧の値およびしきい値以下での
電流の流れに（さおよびしきい値以上での電流の流やす
さを制御し得る。さらに絶縁膜−半導体の界面物性を用
いず、生温体−半導体接合方式であるため、温度処理、
Ｂ−Ｔ処理（バイアス一温度）処理に対し不安定性がな
いという特長を有する。
さらに本発明は、かかる複合ダイオードとマトリックス
を構成するＸ配線またはＸ配線とが概略同一形状を有す
る１つのマスク合わせで行うのみで完成させ得るため、
一方の基板側に設けられる液晶表示の一方の電極（第１
の電極）と連結した複合ダイオードおよびＸまたはＸ配
線の形成に必要なマスクの数は２枚のみでプロセスさせ
ることができる。この構造の代表例を第１図及び第２図
に示しである。
を構成するＸ配線またはＸ配線とが概略同一形状を有す
る１つのマスク合わせで行うのみで完成させ得るため、
一方の基板側に設けられる液晶表示の一方の電極（第１
の電極）と連結した複合ダイオードおよびＸまたはＸ配
線の形成に必要なマスクの数は２枚のみでプロセスさせ
ることができる。この構造の代表例を第１図及び第２図
に示しである。
このため、固体表示素子である例えば液晶に対し、交流
バイアスを液晶の他方の電極（第４の電極）、リードの
レベルを制御することにより制御し得、階調制御も可能
であるという特徴を有する。
バイアスを液晶の他方の電極（第４の電極）、リードの
レベルを制御することにより制御し得、階調制御も可能
であるという特徴を有する。
「作用」
さらに、液晶の他方の電極を３分割し、それぞれの電極
またはそれぞれのアクティブ素子に対応して赤（Ｒとい
う）、緑（Ｇという）、青（Ｂという）のフィルタを通
すことにより、そのレベルに対し独立に電圧をＹ軸とし
て加えることができる。そのためＲ，Ｇ、Ｂに対する階
調を行うことができるという特徴を有する。
またはそれぞれのアクティブ素子に対応して赤（Ｒとい
う）、緑（Ｇという）、青（Ｂという）のフィルタを通
すことにより、そのレベルに対し独立に電圧をＹ軸とし
て加えることができる。そのためＲ，Ｇ、Ｂに対する階
調を行うことができるという特徴を有する。
以下に実施例に従って本発明を説明する。
「実施例１」
第１図は本発明の固体表示装置を用いた回路図を示す。
図面において絵素（１）は複合ダイオード（２）の電極
（２１） （第１の電極）より液晶（３）の一方の電極
（２１） （第３の電極）に連結している。複合ダイオ
ードはクロック信号を与えるＸ配線のアドレス線（４）
、 （５）に第２の電極（２２）により連結している
。
（２１） （第１の電極）より液晶（３）の一方の電極
（２１） （第３の電極）に連結している。複合ダイオ
ードはクロック信号を与えるＸ配線のアドレス線（４）
、 （５）に第２の電極（２２）により連結している
。
他方、液晶（３）の第４の電極（２４）はＸ配線のデー
タ線（６） 、 （７）に連結している。このＸ配線は
同一絶縁基板代表的にはガラス基板（第７図（Ｂ） 、
（Ｃ） 。
タ線（６） 、 （７）に連結している。このＸ配線は
同一絶縁基板代表的にはガラス基板（第７図（Ｂ） 、
（Ｃ） 。
（Ｄ）における（２０） ）上に設けられ、液晶（１０
）の他方の第４の電極（第７図（Ｂ）における（２４）
）は対抗した他の透光性絶縁基板代表的にはガラス基
板（第７図（Ｂ） 、 （Ｄ）における（２０’））側
に設けられている。
）の他方の第４の電極（第７図（Ｂ）における（２４）
）は対抗した他の透光性絶縁基板代表的にはガラス基
板（第７図（Ｂ） 、 （Ｄ）における（２０’））側
に設けられている。
かかる絵素をマトリックス構成せしめ、図面では２×２
とした。これはスケール・アップした表示装置例えば（
画素６４０ ｘ２００）としても同一技術思想である。
とした。これはスケール・アップした表示装置例えば（
画素６４０ ｘ２００）としても同一技術思想である。
かくの如き複合ダイオードを用いた非線形素子およびそ
の特性の例を第２図〜第６図に示している。
の特性の例を第２図〜第６図に示している。
この第２図を以下に略記する。
第２図（Ａ）は実際の素子構造の縦断面図を示している
。
。
第２図（Ａ）において、透光性絶縁基板として無アルカ
リガラス（２０）を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるＩＴＯまたは酸
化スズ膜を０．１〜０．５ μの厚さに、さらにこの上
面に遮光用クロムを３００〜２５００人の厚さに同様に
積層形成した。この後、この導電膜にパターニングを第
１のマスク■により行い、不要部を除去して電極を形成
した。
リガラス（２０）を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるＩＴＯまたは酸
化スズ膜を０．１〜０．５ μの厚さに、さらにこの上
面に遮光用クロムを３００〜２５００人の厚さに同様に
積層形成した。この後、この導電膜にパターニングを第
１のマスク■により行い、不要部を除去して電極を形成
した。
この後、これらの全面にプラズマ気相反応法によりＮＩ
Ｎ構造を有する水素またはハロゲン元素が添加された非
単結晶半導体よりなる複合ダイオードを形成した。即ち
、Ｎ型半導体（１２）をシランを１３．５６ＭＨｚの高
周波グロー放電を行うことにより、２００〜２５０℃に
保持された基板上の被形成面上にアモルファス構造を有
する非単結晶半導体を作る。
Ｎ構造を有する水素またはハロゲン元素が添加された非
単結晶半導体よりなる複合ダイオードを形成した。即ち
、Ｎ型半導体（１２）をシランを１３．５６ＭＨｚの高
周波グロー放電を行うことにより、２００〜２５０℃に
保持された基板上の被形成面上にアモルファス構造を有
する非単結晶半導体を作る。
その電気伝導度は１０−’ 〜１０−”（Ωｃｍ） −
’を有し、５０〜５００ 人の厚さとした。さらに次に
１０−６〜１Ｏ−７ｔｏｒｒまで、十分真空引きをした
。さらに、シラン（ＳｉｍＨｚＩＩｌ、ｚ例えばｍ＝１
のＳｉｇｎ）にメチルシラン（ＳｉＨｎ（ＣＨｉ）４−
ｎ ｎ 〜１〜３）を混入させた。即ち、ｎ 〜２では
、ＨｚＳｉ（ＣＨ３） ｚ／５ｉＨｔ＝１／１０〜１／
２００例えば１１５０（流量ｃｃ）とした。この混合反
応性気体をプラズマ反応炉内に導入し、プラズマ反応を
させ、■型の水素またはハロゲン元素が添加された５ｉ
ｘＣ＋−ｘ（０＜Ｘ＜１）で示される非単結晶半導体（
１３）を０．２〜１μの厚さに、例えば０．４ μの厚
さＮ型半導体上に積層して形成した。さらに、１０−６
〜１Ｏ−７ｔｏｒｒまで十分真空引きをした。再び、同
様のＮ型半導体（１４）をアモルファス構造として５０
〜５００ 人の厚さに積層してＮＩＮ接合とした。
’を有し、５０〜５００ 人の厚さとした。さらに次に
１０−６〜１Ｏ−７ｔｏｒｒまで、十分真空引きをした
。さらに、シラン（ＳｉｍＨｚＩＩｌ、ｚ例えばｍ＝１
のＳｉｇｎ）にメチルシラン（ＳｉＨｎ（ＣＨｉ）４−
ｎ ｎ 〜１〜３）を混入させた。即ち、ｎ 〜２では
、ＨｚＳｉ（ＣＨ３） ｚ／５ｉＨｔ＝１／１０〜１／
２００例えば１１５０（流量ｃｃ）とした。この混合反
応性気体をプラズマ反応炉内に導入し、プラズマ反応を
させ、■型の水素またはハロゲン元素が添加された５ｉ
ｘＣ＋−ｘ（０＜Ｘ＜１）で示される非単結晶半導体（
１３）を０．２〜１μの厚さに、例えば０．４ μの厚
さＮ型半導体上に積層して形成した。さらに、１０−６
〜１Ｏ−７ｔｏｒｒまで十分真空引きをした。再び、同
様のＮ型半導体（１４）をアモルファス構造として５０
〜５００ 人の厚さに積層してＮＩＮ接合とした。
この後、この上面に、ＣＴＦとしてのＳｎＯ□またはＩ
ＴＯを５００〜１５００人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム（５００〜１
５００人）を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極（２２）、複合ダイオード（２
）として設ける領域を除き、他部を第２のフォトマスク
■を用いてフォトエツチング法により除去して第２の電
極を構成した。
ＴＯを５００〜１５００人の厚さに、さらにリードおよ
び電極となるクロムまたはアルミニューム（５００〜１
５００人）を電子ビーム蒸着法またはスパッタ法により
積層した。さらに、電極（２２）、複合ダイオード（２
）として設ける領域を除き、他部を第２のフォトマスク
■を用いてフォトエツチング法により除去して第２の電
極を構成した。
即ち第２図（八）において、ガラス基板（２０）上の透
光性導電膜（１７） 、クロム電極（１１）よりなる第
１の電極（２１）、 Ｎ（１２）＋（１３）Ｎ（１４）
半導体積層体よりなるＮＩＮ接合型複合ダイオード（２
） 、 ＣＴＦ （１５） 、クロムまたはアルミニュ
ーム（１６）よりなる第２の電極（２２）よりなってい
る。このＮｒＮ構造の記号が第２図（Ｂ）に記されてい
る。
光性導電膜（１７） 、クロム電極（１１）よりなる第
１の電極（２１）、 Ｎ（１２）＋（１３）Ｎ（１４）
半導体積層体よりなるＮＩＮ接合型複合ダイオード（２
） 、 ＣＴＦ （１５） 、クロムまたはアルミニュ
ーム（１６）よりなる第２の電極（２２）よりなってい
る。このＮｒＮ構造の記号が第２図（Ｂ）に記されてい
る。
第３図（八）〜（Ｄ）に従来より公知のＮｒＮ接合型の
非線型素子の動作原理の概要を示す。
非線型素子の動作原理の概要を示す。
第３図（Ａ）はＮ （１２） 、 Ｉ （１３） 、
Ｎ （１４）構造を有する半導体（２）である。この場
合はＮ、Ｉ、Ｎのすべての半導体に水素を含む珪素の非
単結晶半導体である。
Ｎ （１４）構造を有する半導体（２）である。この場
合はＮ、Ｉ、Ｎのすべての半導体に水素を含む珪素の非
単結晶半導体である。
その厚さはＮ（１２）７００人、 ！ （１３） ４０
００人、 Ｎ （１４） ７００人である。電圧が端子
（２１） 、 （２２）間に印加されていない場合のエ
ネルギバンド図を第３図（Ｂ）に示す。これに対して、
もし基板側端子（２１）に比べて（２２）に正の電圧（
Ｖａ）がかかると、第３図（Ｃ）のエネルギバンド構造
となる。すると電子（４３）は障壁（４１）が（４１’
）にその高さを低くするに準じて順方向の電流として流
れる。
００人、 Ｎ （１４） ７００人である。電圧が端子
（２１） 、 （２２）間に印加されていない場合のエ
ネルギバンド図を第３図（Ｂ）に示す。これに対して、
もし基板側端子（２１）に比べて（２２）に正の電圧（
Ｖａ）がかかると、第３図（Ｃ）のエネルギバンド構造
となる。すると電子（４３）は障壁（４１）が（４１’
）にその高さを低くするに準じて順方向の電流として流
れる。
加えてＮｌ界面（３１）はＮ型半導体層（２１）を構成
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣｖＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−傾向に変成してしまう。このためＮｌ
界面の＋Ｖａの印加によるバリアの障壁が十分低くなり
、結果として第５図（５１）の如く１〜２Ｖの低いしき
い値電圧しか得られない電流特性が得られた。
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣｖＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−傾向に変成してしまう。このためＮｌ
界面の＋Ｖａの印加によるバリアの障壁が十分低くなり
、結果として第５図（５１）の如く１〜２Ｖの低いしき
い値電圧しか得られない電流特性が得られた。
この時、他の障壁（４２） 、 （３２） （第２図（
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
また、逆に端子（２２）に負の電圧（−Ｖａ）が加わる
と（第３図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３’）が（４２’
）より（１３）へと流れる。かかる従来例の珪素のみで
のプラズマＣＶＤ法により形成する場合は、１層（１３
）の珪素がＮ層（１４）に混入し、このＮ層（１４）の
界面近傍をＮ−化する傾向にするため、中間領域（３２
）は広く、かつ−Ｖａが変わってもバリアの高さく４２
”）は十分低くなり得ない。結果として第５図（５１’
）のダイオードの逆流特性の如きＶ−１特性となる。
と（第３図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３’）が（４２’
）より（１３）へと流れる。かかる従来例の珪素のみで
のプラズマＣＶＤ法により形成する場合は、１層（１３
）の珪素がＮ層（１４）に混入し、このＮ層（１４）の
界面近傍をＮ−化する傾向にするため、中間領域（３２
）は広く、かつ−Ｖａが変わってもバリアの高さく４２
”）は十分低くなり得ない。結果として第５図（５１’
）のダイオードの逆流特性の如きＶ−１特性となる。
結果として第５図曲線（５１）、（５１°）に示す如き
、ＮＩＮ構造を形成させたＰＩＮ接合のダイオードの如
き非対称の特性を得ることになりがちである。
、ＮＩＮ構造を形成させたＰＩＮ接合のダイオードの如
き非対称の特性を得ることになりがちである。
かくの如き非対称のダイオード特性を排除し、原点に対
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
第４図（八）〜（Ｄ）に本発明の動作原理の概要を示す
。
。
第４図（Ａ）は水素が添加された非晶質珪素よりなるＮ
型半導体（厚さ５００Å以下好ましくは１００〜２００
人）の第１の半導体Ｎ（１２）、水素が添加された５ｉ
ｘＣ，ｘ（０＜Ｘ４）で示される真性または実質的に真
性の非晶質半導体よりなる第２の半導体Ｉ（１３）。
型半導体（厚さ５００Å以下好ましくは１００〜２００
人）の第１の半導体Ｎ（１２）、水素が添加された５ｉ
ｘＣ，ｘ（０＜Ｘ４）で示される真性または実質的に真
性の非晶質半導体よりなる第２の半導体Ｉ（１３）。
第１の半導体と同一特性を有する第３の半導体Ｎ（１４
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、Ｉ（１３）は２０００
〜４０００人、Ｎ（１４）は１００〜２００人である。
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、Ｉ（１３）は２０００
〜４０００人、Ｎ（１４）は１００〜２００人である。
この場合の電圧が基板側端子（２１）を基準として（２
２）に印加されていない場合におけるエネルギバンド図
を、第４図（Ｂ）に示す。この図面において、ＮＩ界面
（３１） 、 ＩＮ界面（３２）は概略同一曲線性（３
１） 、 （３２）を有している。
２）に印加されていない場合におけるエネルギバンド図
を、第４図（Ｂ）に示す。この図面において、ＮＩ界面
（３１） 、 ＩＮ界面（３２）は概略同一曲線性（３
１） 、 （３２）を有している。
この場合の１層内へのＤＭＳ（ジメチルシラン）の添加
は１層内で一定とした。即ち第２図（Ｃ）に示す如く１
層形成の際、Ｄ門Ｓ／５ｉＨｔ ＝ １１５０とした。
は１層内で一定とした。即ち第２図（Ｃ）に示す如く１
層形成の際、Ｄ門Ｓ／５ｉＨｔ ＝ １１５０とした。
第４図（Ｃ）において、基板（２１）に比べて（２２）
に正の電圧（＋Ｖａ）を印加すると、第４図（Ｃ）のエ
ネルギハンド構造となる。すると電子（４３）は、障壁
（４１）が（４１”）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲′ｆａ（５２
）を得る。
に正の電圧（＋Ｖａ）を印加すると、第４図（Ｃ）のエ
ネルギハンド構造となる。すると電子（４３）は、障壁
（４１）が（４１”）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲′ｆａ（５２
）を得る。
また、逆に、端子（２２）に負の電圧（−Ｖａ）が加わ
ると、（Ｄ）に示されるごとく、障壁（４２）が（４２
”）と低くなり、そのＮ型半導体ＪＷ （１４）の電子
（４３’）が（１４）より（１３）へと流れて、第５図
曲線（５２°）を得る。
ると、（Ｄ）に示されるごとく、障壁（４２）が（４２
”）と低くなり、そのＮ型半導体ＪＷ （１４）の電子
（４３’）が（１４）より（１３）へと流れて、第５図
曲線（５２°）を得る。
結果として、第５図に示す如き非線型特性（５２）。
（５２“）を第４図（Ｃ） 、 （Ｄ）に対応して有せ
しめることができる。
しめることができる。
また１層に炭素を添加したため、＋Ｖａにおいては、し
きい値を１〜２ｖよりより高く、例えばＩＯＶ以上にし
得る。加えてこの１層中の炭素が５ｉｘＣ＋−ｘと珪素
と十分結合するため、ＩＮ界面（３２）における珪素の
Ｎ層への混合を防ぎ、逆方向側（−Ｖａ側）も（５１’
）より（５２”）としきい値を低く、かつ（５２）と原
点に対し対称性を有せしめ得る。
きい値を１〜２ｖよりより高く、例えばＩＯＶ以上にし
得る。加えてこの１層中の炭素が５ｉｘＣ＋−ｘと珪素
と十分結合するため、ＩＮ界面（３２）における珪素の
Ｎ層への混合を防ぎ、逆方向側（−Ｖａ側）も（５１’
）より（５２”）としきい値を低く、かつ（５２）と原
点に対し対称性を有せしめ得る。
即ち、このＮＩＮ接合にあっては、立ち上がり電圧（し
きい値電圧） （１００） 、 （１００”）はこの第
４図における障壁の高さく４１Ｌ（４２）および巾（３
１） 、 （３２）により決められる。
きい値電圧） （１００） 、 （１００”）はこの第
４図における障壁の高さく４１Ｌ（４２）および巾（３
１） 、 （３２）により決められる。
実施例２
本発明においては、実施例１における１層側のＮＩ界面
、ＩＮ界面をより急峻とするため、第２図（Ｄ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多くして、プラズマ気相法で５〜３０
人のきわめて薄い厚さにバリア（３４）を形成させた。
、ＩＮ界面をより急峻とするため、第２図（Ｄ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多くして、プラズマ気相法で５〜３０
人のきわめて薄い厚さにバリア（３４）を形成させた。
すると、このしきい値（１００） 、 （１００’ ）
がさらに急峻となり、第５図の曲線（５３） 、 （５
３“）を得ることができた。
がさらに急峻となり、第５図の曲線（５３） 、 （５
３“）を得ることができた。
加えて、このＮＩ界面、ＩＮ界面の双方に対して５〜３
０人のトンネル電流を流しえる障壁（バリア））（３４
） 、 （３５）を作り、第２図（Ｅ）の構成とすると
、Ｖ−１特性と第５図曲線（５４） 、 （５４”）を
得ることができた。
０人のトンネル電流を流しえる障壁（バリア））（３４
） 、 （３５）を作り、第２図（Ｅ）の構成とすると
、Ｖ−１特性と第５図曲線（５４） 、 （５４”）を
得ることができた。
この第５図のシー■特性を縦軸に対しログスケールとし
て第６図に対応して示す。すると、第２図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が↓Ｖａと−Ｖａにおいて対称特性を
より有するに加えて、第６図での低電流領域である発生
領域（６１） 、 （６１“）は、−より平坦になり、
大電流領域である（６２） 、 （６２’ ）の拡散電
流領域はより急峻に立ち上がるため、ｒＯＮＪ 。
て第６図に対応して示す。すると、第２図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が↓Ｖａと−Ｖａにおいて対称特性を
より有するに加えて、第６図での低電流領域である発生
領域（６１） 、 （６１“）は、−より平坦になり、
大電流領域である（６２） 、 （６２’ ）の拡散電
流領域はより急峻に立ち上がるため、ｒＯＮＪ 。
ｒＯＦＦ Ｊの境界を示すしきい値（１００） 、 （
１００’）をより明確にすることができ得る。
１００’）をより明確にすることができ得る。
「実施例３」
この実施例は第７図に第１図における（１．１）での平
面図（Ａ）及び縦断面図（Ｂ） 、 （Ｃ） 、 （Ｄ
）が示されている。
面図（Ａ）及び縦断面図（Ｂ） 、 （Ｃ） 、 （Ｄ
）が示されている。
さらに第７図（Ｂ） 、 （Ｃ）は（Ａ）におけるそれ
ぞれＢ−８’、Ａ−Ａ’ での縦断面図を記す。加えて
、第７図（Ｄ）は（Ａ）におけるｃ−ｃ’の縦断面図を
示している。
ぞれＢ−８’、Ａ−Ａ’ での縦断面図を記す。加えて
、第７図（Ｄ）は（Ａ）におけるｃ−ｃ’の縦断面図を
示している。
この素子の製造方法は実施例１と同様である。
即ち、第１のマスクにより第３の電極（２３）および第
１の電極（２１）を構成せしめる。さらに、Ｎ（１２）
Ｉ（１３）Ｎ（１４）を実施例１または２により構成す
る。
１の電極（２１）を構成せしめる。さらに、Ｎ（１２）
Ｉ（１３）Ｎ（１４）を実施例１または２により構成す
る。
さらに上側電極（１５） 、 （１６）を形成する。次
に第７図に示す如く、リード（４）、第２の電極（２２
）をＣＣｌ４を用いてクロムまたはアルミニュームをプ
ラズマエツチングした。さらにＳｎＯ□（１５） 、半
導体（２）を工・／チングして除去し、さらに第１の電
極上の不要部を除去した。
に第７図に示す如く、リード（４）、第２の電極（２２
）をＣＣｌ４を用いてクロムまたはアルミニュームをプ
ラズマエツチングした。さらにＳｎＯ□（１５） 、半
導体（２）を工・／チングして除去し、さらに第１の電
極上の不要部を除去した。
かくして１回の重ね合わせプロセスを行う第２のマスク
■により、概略同一形状にＸ方向のリード（４）、第２
の電極（２２）、半導体（２）、複合ダイオードの下側
電極（第１の電極） （２２）を形成させることができ
た。加えてこの複合ダイオードはその上下面もともに遮
光用のクロムで余分のマスク工程を用いることなしに覆
うことができ、複合ダイオード特性を有せしめることが
できた。
■により、概略同一形状にＸ方向のリード（４）、第２
の電極（２２）、半導体（２）、複合ダイオードの下側
電極（第１の電極） （２２）を形成させることができ
た。加えてこの複合ダイオードはその上下面もともに遮
光用のクロムで余分のマスク工程を用いることなしに覆
うことができ、複合ダイオード特性を有せしめることが
できた。
さらに相対する液晶の他方の第４の電極（２４Ｌリード
（６）は他の第１のマスク■によりＹ方向の配線として
形成させた。
（６）は他の第１のマスク■によりＹ方向の配線として
形成させた。
以上のことより、この面に１つのアクティブ絵素を形成
するのに３種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは２枚（１回）のみでよいという
特長を有する。
するのに３種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは２枚（１回）のみでよいという
特長を有する。
表示パネルとしては、この後第１図に示す周辺回路（８
） 、 （９）をハイブリッド構成として基板上に１単
結晶ＩＣをボンディングして作製した。さらに、対抗す
る他の絶縁基板（１８）を約６〜１０μの巾に離間させ
、その隙間を真空引きをした後、公知の液晶（１０）を
封入した。
） 、 （９）をハイブリッド構成として基板上に１単
結晶ＩＣをボンディングして作製した。さらに、対抗す
る他の絶縁基板（１８）を約６〜１０μの巾に離間させ
、その隙間を真空引きをした後、公知の液晶（１０）を
封入した。
かくして３枚のみのマスクでアクティブ素子型のパネル
をバターニングさせることが可能となった。
をバターニングさせることが可能となった。
「効果」
本発明は以上に示す如く、対称型のＶ−１特性を有する
複合ダイオードを構成せしめるため、１層内に炭素を添
加したものである。さらにこの非線型素子はその応用で
ある表示素子に用いる液晶およびＳ／Ｎ比に適したしき
い値を、１層への炭素の添加量の制？１１を行うことに
より成就できた。さらに加えて、Ｎｌ、 ＩＮ接合界面
に炭素を内部に比べ多量に添加することにより、しきい
値以下の電圧での電流を平坦にし、このしきい値以上の
電圧での電流を急峻にせしめる特性用のプロセス制御を
行うことができる。
複合ダイオードを構成せしめるため、１層内に炭素を添
加したものである。さらにこの非線型素子はその応用で
ある表示素子に用いる液晶およびＳ／Ｎ比に適したしき
い値を、１層への炭素の添加量の制？１１を行うことに
より成就できた。さらに加えて、Ｎｌ、 ＩＮ接合界面
に炭素を内部に比べ多量に添加することにより、しきい
値以下の電圧での電流を平坦にし、このしきい値以上の
電圧での電流を急峻にせしめる特性用のプロセス制御を
行うことができる。
さらにダイオードと電極リードとが一体化しているため
、きわめて少ないマスク（３枚）（重合わせは１回）で
バターニングを行うことができ、製造歩留りを向上させ
ることができる。
、きわめて少ないマスク（３枚）（重合わせは１回）で
バターニングを行うことができ、製造歩留りを向上させ
ることができる。
複合ダイオードのＮＩＮ接合またはＰＩＰ接合特性を用
いるため、プロセス上のバラツキが少ない。
いるため、プロセス上のバラツキが少ない。
交流駆動方式であり、特にそのダイオードのしきい値を
気相反応法を用いた半導体層の積層時におけるプロセス
条件により制御し得るため、階調制御がしやすいという
特徴を存する。
気相反応法を用いた半導体層の積層時におけるプロセス
条件により制御し得るため、階調制御がしやすいという
特徴を存する。
本発明において、１層内に炭素を添加した。しかし炭素
ではなく、酸素または窒素としてもよい。
ではなく、酸素または窒素としてもよい。
しかしこれらは絶縁物化しやすいため、その添加 、量
の制御がより微妙であり、製造のしやすさでは炭素に比
べて困難さを有している。
の制御がより微妙であり、製造のしやすさでは炭素に比
べて困難さを有している。
第１図は本発明の液晶表示パネルの回路図を示す。
第２図は本発明の複合ダイオードの縦断面図（Ａ）。
（Ｂ）および１層への炭素添加の濃度分布（Ｃ） 、
（Ｄ）を示す。 第３図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第４図は本発明の１層内に炭素を添加したＮＩＮ接合型
複合ダイオードの非線形素子の動作原理を示す。 第５図、第６図は従来の特性（５１） 、 （５１°）
および本発明の特性（５２） 、 （５２”） 、 （
５３） 、 （５３”）、 （５４） 、 （５４’）
を示す。 第７図は本発明の表示パネルの１絵素の構造を示す。
（Ｄ）を示す。 第３図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第４図は本発明の１層内に炭素を添加したＮＩＮ接合型
複合ダイオードの非線形素子の動作原理を示す。 第５図、第６図は従来の特性（５１） 、 （５１°）
および本発明の特性（５２） 、 （５２”） 、 （
５３） 、 （５３”）、 （５４） 、 （５４’）
を示す。 第７図は本発明の表示パネルの１絵素の構造を示す。
Claims (1)
- 【特許請求の範囲】 １、第１の電極および第２の電極とオーム接触性を示す
一対の逆向整流特性を有する半導体よりなる非線型素子
において、前記半導体は一導電型を有する第１の非単結
晶半導体と、該半導体上の真性または実質的に真性の炭
素が添加された珪素を主成分とする第２の非単結晶半導
体と、該半導体上の前記第１の非単結晶半導体と同一導
電型を有する第３の半導体とを積層して設けたことを特
徴とする半導体装置。 ２、特許請求の範囲第１項において、第２の半導体はア
モルファス構造を有するとともに、炭素が珪素に対し１
／１０以下の量添加されたことを特徴とする半導体装置
。 ３、特許請求の範囲第１項において、第１の半導体はア
モルファス構造を有する珪素を主成分とする半導体より
なり、かつその厚さは５００Å以下を有することを特徴
とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206080A JPS6184069A (ja) | 1984-10-01 | 1984-10-01 | 固体表示装置 |
| US07/000,155 US4744862A (en) | 1984-10-01 | 1987-01-02 | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| US07/203,641 US4855805A (en) | 1984-10-01 | 1988-06-03 | Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206080A JPS6184069A (ja) | 1984-10-01 | 1984-10-01 | 固体表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184069A true JPS6184069A (ja) | 1986-04-28 |
| JPH0516197B2 JPH0516197B2 (ja) | 1993-03-03 |
Family
ID=16517491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206080A Granted JPS6184069A (ja) | 1984-10-01 | 1984-10-01 | 固体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285471A (ja) * | 1985-10-09 | 1987-04-18 | Fuji Electric Co Ltd | 薄膜ダイオ−ド |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102076A (en) * | 1980-12-17 | 1982-06-24 | Seiko Epson Corp | Switching element |
-
1984
- 1984-10-01 JP JP59206080A patent/JPS6184069A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102076A (en) * | 1980-12-17 | 1982-06-24 | Seiko Epson Corp | Switching element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285471A (ja) * | 1985-10-09 | 1987-04-18 | Fuji Electric Co Ltd | 薄膜ダイオ−ド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516197B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP2524840B2 (ja) | 表示装置及び表示装置の製造方法 | |
| JPS6184069A (ja) | 固体表示装置 | |
| JP2675587B2 (ja) | マトリックス型液晶表示パネル | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH0564862B2 (ja) | ||
| JPS6191687A (ja) | 半導体装置 | |
| JPH1195255A (ja) | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 | |
| JPS6184071A (ja) | スイッチング素子 | |
| JPS5871663A (ja) | 半導体装置 | |
| JPS6161197A (ja) | 固体表示装置 | |
| JPS6190189A (ja) | 半導体装置 | |
| JPS6161199A (ja) | 固体表示装置 | |
| JPS6190190A (ja) | 半導体装置 | |
| JPS6190191A (ja) | 半導体装置 | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6161196A (ja) | 固体表示装置 | |
| JPH023231A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6167262A (ja) | 半導体装置 | |
| JPS6161198A (ja) | 固体表示装置作製方法 | |
| JPS61117521A (ja) | 半導体装置作製方法 | |
| KR100328848B1 (ko) | 박막트랜지스터의제조방법 | |
| JPS6167081A (ja) | 固体表示装置 | |
| JPS6167263A (ja) | 半導体装置作製方法 |