JPH0516197B2 - - Google Patents

Info

Publication number
JPH0516197B2
JPH0516197B2 JP59206080A JP20608084A JPH0516197B2 JP H0516197 B2 JPH0516197 B2 JP H0516197B2 JP 59206080 A JP59206080 A JP 59206080A JP 20608084 A JP20608084 A JP 20608084A JP H0516197 B2 JPH0516197 B2 JP H0516197B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
layer
type semiconductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59206080A
Other languages
English (en)
Other versions
JPS6184069A (ja
Inventor
Shunpei Yamazaki
Akira Mase
Toshimitsu Konuma
Minoru Myazaki
Mitsunori Sakama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59206080A priority Critical patent/JPS6184069A/ja
Publication of JPS6184069A publication Critical patent/JPS6184069A/ja
Priority to US07/000,155 priority patent/US4744862A/en
Priority to US07/203,641 priority patent/US4855805A/en
Publication of JPH0516197B2 publication Critical patent/JPH0516197B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコンピユータ、
ワードプロセツサまたはテレビ等の表示部の固体
化を図る固体表示装置、イメージセンサまたは液
晶プリンタに応用する非線型特性を有する半導体
装置に関するものである。
「従来の技術」 固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、アモルフアスシ
リコンをすべての画素と1:1に連結して用いる
NIN接合構造の非線型素子が知られている。し
かし、このNIN接合を用いんとしても、そのNI
またはIN接合界面がどのようになつているか不
明であり、十分なV−I特性における原点対称の
非線型特性を得るに至つていない。
「発明が解決しようとする問題点」 しかし非線型素子を用いんとして、基板上にN
層I層N層をプラズマCVD法により漸次積層し
ていつても、このNI界面ではN型不純物である
リンがI型半導体層内に混入する。またIN界面
ではI型半導体とN型層の混合N-層が界面領域
にできてしまう。このような界面での不純物およ
び構成成分のおたがいの混合が存在するならば、
そのV−I特性において対称性を有せしめること
がまつたく不可能であつた。
「問題を解決するための手段」 本発明はかかる問題を解決するため、一対のガ
ラス基板とその内側に形成された一対の透明導電
性の複数の電極と、該複数の電極間に介在する液
晶とを有して、複数の画素を構成せしめ、前記画
素を構成する一対の電極の一方の電極に直列に連
結して逆向整流特性を有する非線型素子を設け、
該非線型素子は前記連結した電極、炭素を含有す
る層及び他方の電極とを有し、該他方の電極と前
記一対の電極の他方との間で複数の画素をマトリ
クス配列させて設けたことを特徴とする固体表示
装置における駆動素子である非線型素子におい
て、水素またはハロゲン元素が添加された非単結
晶半導体よりなる非線型素子を用い、かつそのI
型半導体中には炭素を添加したSi−SixC1-X(0<
X<1)−Si構造を有せしめたことを主としてい
る。
かかる本発明に用いる非線型素子は、1つの
PIN接合とその上下にコンタクトを有する電極よ
り構成されるダイオードを用いるのではなく、一
対の電極とはそれぞれオーム接触性を有するが、
逆向整流特性を構成する複合ダイオードを有する
素子よりなるもので、その代表例はN型半導体−
I型(以下真性または実質的に真性という)半導
体−N型半導体を積層して設けたNIN構造、即
ちNI接合とIN接合とが電気的に逆向きに連結さ
れ、かつ半導体として一体化したNIN接合を有
する半導体をはじめ、その変形であるNN−N、
NP−N、PIP、PP−PまたはPN−P構造を有
せしめた複合ダイオードである。
かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン(立ち上がり)電圧(しきい
値)はNI接合のN型半導体とI型半導体または
NI界面近傍での導電型を決める微量のリン等の
不純物と、エネルギバンド巾を決める炭素等の不
純物および添加物の濃度で決めることができる。
このため、製造プロセスを制御することにより、
所望の素子のしきい値電圧の値およびしきい値以
下での電流の流れにくさおよびしきい値以上での
電流の流れやすさを制御し得る。さらに絶縁膜−
半導体の界面物性を用いず、半導体−半導体接合
方式であるため、温度処理、B−T処理(バイア
ス−温度)処理に対し不安定性がないという特長
を有する。
さらに本発明は、かかる複合ダイオードとマト
リツクスを構成するX配線またはY配線とが概略
同一形状を有する1つのマスク合わせで行うのみ
で完成させ得るため、一方の基板側に設けられる
液晶表示の一方の電極(第1の電極)と連結した
複合ダイオードおよびXまたはY配線の形成に必
要なマスクの数は2枚のみでプロセスさせること
ができる。この構造の代表例を第1図及び第2図
に示してある。
このため、固体表示素子である例えば液晶に対
し、交流バイアスを液晶の他方の電極(第4の電
極)、リードのレベルを制御することにより制御
し得、階調制御も可能であるという特徴を有す
る。
「作用」 さらに、液晶の他方の電極を3分割し、それぞ
れの電極またはそれぞれのアクテイブ素子に対応
して赤(Rという)、緑(Gという)、青(Bとい
う)のフイルタを通すことにより、そのレベルに
対し独立に電圧をY軸として加えることができ
る。そのためR、G、Bに対する階調を行うこと
ができるという特徴を有する。
以下に実施例に従つて本発明を説明する。
実施例 1 第1図は本発明の固体表示装置を用いた回路図
を示す。
図面において絵素1は複合ダイオード2の電極
21(第1の電極)より液晶3の一方の電極21
(第3の電極)に連結している。複合ダイオード
はクロツク信号を与えるX配線のアドレス線4,
5に第2の電極22により連結している。他方、
液晶3の第4の電極24はY配線のデータ線6,
7に連結している。このX配線は同一絶縁基板代
表的にはガラス基板(第7図B,C,Dにおける
20)上に設けられ、液晶10の他方の第4の電
極(第7図Bにおける24)は対抗した他の透明
性絶縁基板代表的にはガラス基板(第7図B,D
における20′)側に設けられている。
かかる絵素をマトリツクス構成せしめ、図面で
は2×2とした。これはスケール・アツプした表
示装置例えば(画素640×200)としても同一技術
思想である。
かくの如き複合ダイオードを用いた非線形素子
およびその特性の例を第2図〜第6図に示してい
る。
この第2図を以下に略記する。
第2図Aは実際の素子構造の縦断面図を示して
いる。
第2図Aにおいて、透明性絶縁基板として無ア
ルカリガラス20を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μの厚さに、さ
らにこの上面に遮光用クロムを300〜2500Åの厚
さに同様に積層形成した。この後、この導電膜に
パターニングを第1のマスクにより行い、不要
部を除去して電極を形成した。
この後、これらの全面にプラズマ気相反応法に
よりNIN構造を有する水素またはハロゲン元素
が添加された非単結晶半導体よりなる複合ダイオ
ードを形成した。即ち、N型半導体12をシラン
を13.56MHzの高周波グロー放電を行うことによ
り、200〜250℃に保持された基板上の被形成面上
にアモルフアス構造を有する非単結晶半導体を作
る。その電気伝導度は10-5〜10-3(Ωcm)-1を有
し、50〜500Åの厚さとした。さらに次に10-6
10-7torrまで、十分真空引きをした。さらに、シ
ラン(SimH2n+2例えばm=1のSiH4)にメチル
シラン(SiHn(CH34-nn=1〜3)を混入させ
た。即ち、n=2では、H2Si(CH32/SiH4
1/10〜1/200例えば1/50(流量c.c.)とした。
この混合反応性気体をプラズマ反応炉内に導入
し、プラズマ反応をさせ、I型の水素またはハロ
ゲン元素が添加されたSixC1-X(0<X<1)で
示される非単結晶半導体13を0.2〜1μの厚さに、
例えば0.4μの厚さN型半導体上に積層して形成し
た。さらに、10-6〜10-7torrまで十分真空引きを
した。再び、同様のN型半導体14をアモルフア
ス構造として50〜500Åの厚さに積層してNIN接
合とした。
この後、この上面に、CTFとしてのSnO2また
はITOを500〜1500Åの厚さに、さらにリードお
よび電極となるクロムまたはアルミニユーム
(500〜1500Å)を電子ビーム蒸着法またはスパツ
タ法により積層した。さらに、電極22、複合ダ
イオード2として設ける領域を除き、他部の第2
のフオトマスクを用いてフオトエツチング法に
より除去して第2の電極を構成した。
即ち第2図Aにおいて、ガラス基板20上の透
光性導電膜17、クロム電極11よりなる第1の
電極21,N12,I13,N14半導体積層体
よりなるNIN接合型複合ダイオード2、CTF1
5、クロムまたはアルミニユーム16よりなる第
2の電極22よりなつている。このNIN構造の
記号が第2図Bに示されている。
第3図A〜Dに従来より公知のNIN接合型の
非線型素子の動作原理の概要を示す。
第3図AはN12,I13,N14構造を有す
る半導体2である。この場合はN,I,Nのすべ
ての半導体に水素を含む珪素の非単結晶半導体で
ある。
その厚さはN12700Å、I134000Å、N1
4700Åである。電圧が端子21,22間に印加
されていない場合のエネルギバンド図を第3図B
に示す。これに対して、もし基板側端子21に比
べて22に正の電圧Vaがかかると、第3図Cの
エネルギバンド構造となる。すると電子43は障
壁41が41′にその高さを低くするに準じて順
方向の電流として流れる。
加えてNI界面31はN型半導体層21を構成
する不純物のリンの一部がI型半導体23内にプ
ラズマCVDでの被膜形成の際混入してしまうた
め、界面近傍のI層がN-傾向に変成してしまう。
このためNI界面の+Vaの印加によるバリアの障
壁が十分低くなり、結果として第5図51の如く
1〜2Vの低いしきい値電流しか得られない電流
特性が得られた。
この時、他の障壁42,32(第2図B)は障
壁を構成せず、電流の流れに対しバリアを構成し
ない。
また、逆に端子22に負の電圧(−Va)が加
わると(第3図C)障壁42は42′となり、そ
のN型半導体層14の電子43′が42′より13
へと流れる。かかる従来例の珪素のみでのプラズ
マCVD法により形成する場合は、I層13の珪
素がN層14に混入し、このN層14の界面近傍
をN′化する傾向にするため、中間領域32は広
く、かつ−Vaが変わつてもバリアの高さ42′は
十分低くなり得ない。結果として第5図51′の
ダイオードの逆流特性の如きV−I特性となる。
結果として第5図曲線51,51′に示す如き、
NIN構造を形成させたPIN接合のダイオードの
如き非対称の特性を得ることになりがちである。
かくの如き非対称のダイオード特性を排除し、
原点に対し対称性を与えることが本発明の目的で
ある。加えてI層内に炭素を加えることにより、
しきい値の大小の制御を行うことが他の目的であ
る。
第5図に本実施例において作製した半導体装置
の電圧−電流特性を示した曲線52,52′を示
す。
また比較のため本実施例におけるI型半導体層
の成膜時にH2Si(CH32を全く添加しない雰囲気
で成膜を行つた場合に作製される半導体装置
(H2Si(CH32を全く添加しない点以外において
は本実施例と同じ構成を有する半導体装置)の電
圧−電流特性(V−I特性)を曲線を51,5
1′として示す。
この図の曲線51より炭素がI層に添加されて
いない従来の半導体装置においてはそのしきい値
が1〜2V程度しかないことがわかる。
これに対して本実施例において作製された半導
体装置は10V以上のしきい値電圧が得られている
ことがわかる。
また原点に対する対称性も曲線52,52′す
なわち本実施例のV−I特性の方がよいことがわ
かる。
このように本実施例に示した半導体装置のI型
半導体層に炭素を添加した場合、同じ構成の炭素
を添加しない半導体装置に比べてそのしきい値電
圧は高く、V−I特性の対称性も向上することが
わかる。
上記に記した2点が本発明の構成をとつた場合
に実験的に得られる顕著な効果であるが、以下に
本発明の動作原理の概要を示した第4図A〜D、
本発明の実施例におけるV−I特性を示した第5
図を用いて本発明の動作原理および効果について
説明する。
第4図Aは水素が添加された非晶質珪素よりな
るN型半導体(厚さ500Å以下好ましくは100〜
200Å)の第1の半導体N12、水素が添加され
たSixC1-X(0<X<1)で示される真性または
実質的に真性の非晶質半導体よりなる第2の半導
体I13、第1の半導体と同一特性を有する第3
の半導体N14構造を有する半導体2である。そ
の厚さはN12は100〜200Å、I13は2000〜
4000Å、N14は100〜200Åである。この場合の
電圧が基板側端子21を基準として22に印加さ
れていない場合におけるエネルギバンド図を、第
4図Bに示す。この図面において、NI界面31、
IN界面32は概略同一曲線性31,32を有し
ている。
これは上記に記した本実施例である半導体装置
の電気的特性として得られたV−I特性より説明
される。
本実施例の構成においてはIN界面が2ケ所あ
るが、もしIN界面における珪素のN層への混合、
あるいはN層からのリンの混入にがあると、一般
にこの2ケ所のIN界面において同じような構成
成分の混合あるいは不純物の拡散が起こることは
有り得ない。例えば、一般に気相化学反応法によ
つて第1のN型半導体層、I型半導体層、第2の
N型半導体層と順に積層していく場合において、
第1のN型半導体層を成膜した後I型半導体層を
成膜する際、前に成膜した第1のN型半導体層は
I型半導体層を形成するための活性化した反応ガ
スに表面が曝されることになる。この結果第1の
N型半導体層の表面はI型半導体層を形成するた
めの反応ガスの反応エネルギーによつて活性化
し、I型半導体層を形成するための反応ガスと反
応してしまう。この結果第1のN型半導体層の表
面付近において、I型半導体層を構成する元素す
なわち珪素が混合してしまう。
また、I型半導体層を成膜した後、第2のN型
半導体層を成膜する際において、今度はI型半導
体層表面が第2のN型半導体層を成膜するための
反応ガスの反応エネルギによつて活性化されるの
でI型半導体層表面付近に第2のN型半導体層に
添加される不純物元素例えばリンが混入拡散して
しまう。
この結果二つのIN界面における不純物および
構成成分の現在の状態が違つてしまう。
したがつて一般に二ケ所のIN界面における構
成成分の混合あるいは不純物の拡散の状態はアン
バランスであるのが現実である。
この結果、構成成分の現在比、あるいはリン等
の一導電型を付与する不純物の濃度は、この二ケ
所のIN界面近傍において異なつていると認識す
るのが自然である。
このような異なつた構成成分の現在比、あるい
は一導電型を付与する不純物であるリンの濃度を
有する二つのIN界面近傍のエネルギーバンド図
の状態は当然異なつていると考えられる。
二つのNI界面近傍のエネルギーバンド図の状
態が異なつていれば、この半導体装置のV−I特
性は、原点に対する対称性が二つのNI界面近傍
のエネルギーバンド図の状態の違いに応じて崩れ
るはずである。
しかるに従来の炭素がI層に添加されていない
半導体装置においては実測されたV−I特性の原
点に対する対称性が著しく崩れていた。これは第
4図51,51′を見れば明らかである。
それに対して本発明の構成である炭素をI層に
添加した本実施例においては明らかに原点にたい
する対称性を持つたV−I特性が得られていると
がわかる。これは第4図52,52′を見れば明
らかである。
ここで、V−I特性の原点に対する対称性の崩
れる原因を構成成分の混合あるいは不純物の拡散
にあると認識するならば、本実施例における第1
のはV−I特性の原点に対する対称性のよさは、
構成成分の混合あるいは不純物の拡散が起こらな
いためであると結論できる。
以上のことにより一般的に考えて実験的に得ら
れるデータであるV−I特性の原点に対する対称
性のよさは、炭素を添加することによつて不純物
および構成成分の混合を防止できたためであると
考えらのが自然である。
こうして炭素を添加することによつて、第3図
Bのエネルギバンド図で示される電気的特性を本
実施例が有していることがわかる。
この場合のI層内へのDMS(ジメチルシラン)
の添加はI層内で一定とした。即ち第2図Cに示
す如くI層形成の際、DMS/SiH4=1/50とし
た。
第4図Cにおいて、基板21に比べて22に正
の電圧(+Va)を印加すると、第4図Cのエネ
ルギバンド構造となる。すると電子43は、障壁
41が41′にその高さを低くするに準じて順方
向の電流として流れる。そして第5図曲線52を
得る。
また、逆に、端子22に負の電圧(−Va)が
加わると、Dに示される如く、障壁42が42′
と低くなり、そのN型半導体層14の電子43′
が14より13へと流れて、第5図曲線52′を
得る。
結果として、第5図に示す如き非線型特性5
2,52′を第4図C,Dに対応して有せしめる
ことができる。
またI層の炭素を添加したため、+Vaにおいて
は、しきい値を1〜2Vよりより高く、例えば
10V以上にし得る。加えてこのI層中の炭素が
SixC1-Xと珪素と十分結合するため、IN界面32
における珪素のN層への混合を防ぎ、逆方向側
(−Va側)も51′より52′としきい値を低く、
かつ52と原点に対し対称性を有せしめ得る。
即ち、このNIN接合にあつては、立ち上がり
電圧(しきい値)電圧100、100′はこの第4図に
おける障壁の高さ41,42および巾31,32
により決められる。
実施例 2 本発明においては、実施例1におけるI層側の
NI界面、IN界面をより急唆とするため、第2図
Dに示すごとくに炭素の添加量を界面近傍に増加
させた。即ち、第2の半導体を形成する初期工程
において、メチルシラン/シランの比を多くし
て、プラズマ気相法で5〜30Åのきわめて薄い厚
さにバリア34を形成させた。すると、このしき
い値100、100′がさらに急唆となり、第5図の曲
線53,53′を得ることができた。
加えて、このNI界面、IN界面の双方に対して
5〜30Åのトンネル電流を流しえる障壁(バリ
ア))34,35を作り、第2図Eの構成とする
と、V−I特性と第5図曲線54,54′を得る
ことができた。
この第5図のV−I特性を縦軸に対しログスケ
ールとして第6図に対応して示す。すると、第2
図D,Eに示す如き界面に炭素を高濃度とし、不
純物、構成物のそれぞれの層での混合を防止する
バリアを構成させると、しきい値が+Vaと−Va
において対称特性をより有するに加えて、第6図
での低電流領域である発生領域61,61′は、
より平坦になり、大電流領域である62,62′
の拡散電流領域はより急唆に立ち上がるため、
「ON」、「OFF」の境界を示すしきい値100、
100′をより明確にすることができ得る。
実施例 3 本実例は、一対のガラス基板とその内側に形成
された一対の透明導電性の複数の電極と、該複数
の電極間に介在する液晶とを有して、複数の画素
を構成せしめ、前記画素を構成する一対の電極の
一方の電極に直列に連結して逆向整流特性を有す
る非線型素子を設け、該非線型素子は前記連結し
た電極、炭素を含有する層及び他方の電極とを有
し、該他方の電極と前記一対の電極の他方との間
で複数の画素をマトリクス配列させて設けたこと
を特徴とする固体表示装置の実施例である。
この実施例は第7図に第1図における1,1で
の平面図A及び縦断面図B,C,Dが示されてい
る。
さらに第7図B,CはAにおけるそれぞれB−
B′,A−A′での縦断面図を記す。加えて、第7
図DはAにおけるC−C′の縦断面図を示してい
る。
この素子の製造方法は実施例1と同様である。
即ち、第1のマスクにより第3の電極23および
第1の電極21を構成せしめる。さらに、N1
2,I13,N14を実施例1または2により構
成する。さらに上側電極15,16を形成する。
次に第7図に示す如く、リード4、第2の電極2
2をCCl4を用いてクロムまたはアルミニユーム
をプラズマエツチングした。さらにSnO215、
半導体2をエツチングして除去し、さらに第1の
電極上の不要部を除去した。
かくして1回の重ね合わせプロセスを行う第2
のマスクにより、概略同一形状にX方向のリー
ド4、第2の電極22、半導体2、複合ダイオー
ドの下側電極(第1の電極)22を形成させるこ
とができた。加えてこの複合ダイオードはその上
下面もともに遮光用のクロムで余分のマスク工程
を用いることなしに覆うことができ、複合ダイオ
ード特性を有せしめることができた。
さらに相対する液晶の他方の第4の電極24、
リード6は他の第1のマスクによりY方向の配
線として形成させた。
以上のことより、この面に1つのアクテイブ絵
素を形成するのに3種類のマスクを用いるのみで
X方向およびY方向の配線を設け、非線型素子に
より絵素すなわち画素を駆動するといういわゆる
アクテイブ画素をマトリツクス配列させることが
できた。
特にその場合、重合わせマスクは2枚(1回)
のみでよいという特長を有する。
表示パネルとしては、この後第1図に示す周辺
回路8,9をハイブリツド構成として基板上に単
結晶ICをボンデイングして作製した。さらに、
対抗する他の絶縁基板18を約6〜10μの巾に離
間させ、その〓間を真空引きをした後、公知の液
晶10を封入した。
かくして3枚のみのマスクでアクテイブ素子型
のパネルをパターニングさせることが可能となつ
た。
「効果」 本発明は以上に示す如く、対称型のV−I特性
を有する複合ダイオードを構成せしめるため、I
層内に炭素を添加したものである。さらにこの非
線型素子はその応用である表示素子に用いる液晶
およびS/N比に適したしきい値を、I層への炭
素の添加量の制御を行うことにより成就できた。
さらに加えて、NI、IN接合界面に炭素を内部に
比べ多量に添加することにより、しきい値以下の
電圧での電流を平坦にし、このしきい値以上の電
圧での電流を急唆にせしめる特性用のプロセス制
御を行うことができる。
さらにダイオードと電極リードとが一体化して
いるため、きわめて少ないマスク(3枚)(重合
わせは1回)でパターニングを行うことができ、
製造歩溜りを向上させることができる。
複合ダイオードのNIN接合またはPIP接合特性
を用いるため、プロセス上のバラツキが少ない。
交流駆動方式であり、特にそのダイオードのし
きい値を気相反応法を用いた半導体層の積層時に
おけるプロセス条件により制御し得るため、階調
制御がしやすいという特徴を有する。
本発明において、I層内に炭素を添加した。し
かし炭素ではなく、酸素または窒素としてもよ
い。しかしこれらは絶縁物化しやすいため、その
添加量の制御がより微妙であり、製造のしやすさ
では炭素に比べて困難さを有している。
【図面の簡単な説明】
第1図は本発明の液晶表示パネルを回路図を示
す。第2図は本発明の複合ダイオードの縦断面図
A,BおよびI層への炭素添加の濃度分布C,D
を示す。第3図は従来より公知のアモルスアスシ
リコンのみを用いたNIN接合の動作特性を示す。
第4図は本発明のI層内に炭素を添加したNIN
接合型複合ダイオードの非線型素子の動作原理を
示す。第5図、第6図は従来の特性51,51′
および本発明の特性52,52′,53,53′,
54,54′を示す。第7図は本発明の表示パネ
ルの1絵素の構造を示す。

Claims (1)

  1. 【特許請求の範囲】 1 一対のガラス基板とその内側に形成された一
    対の透明導電性の複数の電極と、該複数の電極間
    に介在する液晶とを有して、複数の画素を構成せ
    しめ、前記画素を構成する一対の電極の一方の電
    極に直列に連結して非線型特性を有する非線型素
    子を設け、該非線型素子は一導電型を有する第1
    の非単結晶珪素半導体層、炭素を含有する真性ま
    たは実質的に真性な第2の非単結晶珪素半導体
    層、前記第1の非単結晶珪素半導体層と同一導電
    型を有する第3の非単結晶珪素半導体層を有し、
    該第3の非単結晶珪素半導体層と前記一対の電極
    の他方との間で複数の画素をマトリクス配列させ
    て設けたことを特徴とする固体表示装置。 2 特許請求の範囲第1項において、非線型素子
    はSiXC1-X(0<x<1)を有しかつ水素またはハ
    ロゲン元素を含有することを特徴とする固体表示
    装置。
JP59206080A 1984-10-01 1984-10-01 固体表示装置 Granted JPS6184069A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59206080A JPS6184069A (ja) 1984-10-01 1984-10-01 固体表示装置
US07/000,155 US4744862A (en) 1984-10-01 1987-01-02 Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same
US07/203,641 US4855805A (en) 1984-10-01 1988-06-03 Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59206080A JPS6184069A (ja) 1984-10-01 1984-10-01 固体表示装置

Publications (2)

Publication Number Publication Date
JPS6184069A JPS6184069A (ja) 1986-04-28
JPH0516197B2 true JPH0516197B2 (ja) 1993-03-03

Family

ID=16517491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59206080A Granted JPS6184069A (ja) 1984-10-01 1984-10-01 固体表示装置

Country Status (1)

Country Link
JP (1) JPS6184069A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285471A (ja) * 1985-10-09 1987-04-18 Fuji Electric Co Ltd 薄膜ダイオ−ド

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102076A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Switching element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102076A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Switching element

Also Published As

Publication number Publication date
JPS6184069A (ja) 1986-04-28

Similar Documents

Publication Publication Date Title
JPH02210330A (ja) 液晶電気光学装置
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPH0516197B2 (ja)
JPH02310932A (ja) 逆スタガー型薄膜トランジスタの製造方法
US4738513A (en) Liquid crystal display including a non-linear resistance element
JPH01216319A (ja) 表示パネル内組み込み薄膜素子
JPH07122718B2 (ja) 液晶表示装置
JPH07169973A (ja) 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置
JPS5871663A (ja) 半導体装置
JP3079566B2 (ja) 薄膜トランジスタとその製造方法
JPH0516672B2 (ja)
JPS6366428B2 (ja)
JPS6161199A (ja) 固体表示装置
JPS6191687A (ja) 半導体装置
JPS6161197A (ja) 固体表示装置
JPS61117521A (ja) 半導体装置作製方法
JPH0822029A (ja) 液晶表示装置及びその製造方法
JPS6161198A (ja) 固体表示装置作製方法
JP3243088B2 (ja) 表示装置およびアレイ基板の製造方法
JPS6161196A (ja) 固体表示装置
JPS6190191A (ja) 半導体装置
JPS5961964A (ja) 薄膜トランジスタの製造方法
JPS6190190A (ja) 半導体装置
JPH0516671B2 (ja)
JPS6190189A (ja) 半導体装置