JPS618995A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS618995A JPS618995A JP12845084A JP12845084A JPS618995A JP S618995 A JPS618995 A JP S618995A JP 12845084 A JP12845084 A JP 12845084A JP 12845084 A JP12845084 A JP 12845084A JP S618995 A JPS618995 A JP S618995A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- firing
- patterns
- wiring
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線基板の製造方法、特に高精度の多層配
線基板の製造方法に関する。
線基板の製造方法に関する。
一般に、高信頼性を要求される多層配線基板はセラミッ
クグリーンシートにスルーホールを設けるとともに印刷
法即ち厚膜法によって形成した複数枚のグリーンシート
を積層焼成することにより製作されている。最近、この
ような厚膜法によって配線パターンを形成した多層配線
基板においても高密度化及び高精度化される傾向にある
。例え度が要求されている。厚膜をグリーンシートと共
に焼成する上記した方法では、焼成の際におけるシート
の収縮を避けることができない。また収縮は焼成条件、
ン”−トの組成等、多数の要因によって変動する。した
がって、従来厚膜法によっては上記した要求に応える配
線・やターンは形成できないと考えられている。このた
め、高精度が要求されるi’?ターンのみをマスクを用
いたエツチング法によって形成することが考慮されてい
る。しかしながら、とのエツチング法によっても、高精
度パターンと接続されるべき導体部(例えば、ランド。
クグリーンシートにスルーホールを設けるとともに印刷
法即ち厚膜法によって形成した複数枚のグリーンシート
を積層焼成することにより製作されている。最近、この
ような厚膜法によって配線パターンを形成した多層配線
基板においても高密度化及び高精度化される傾向にある
。例え度が要求されている。厚膜をグリーンシートと共
に焼成する上記した方法では、焼成の際におけるシート
の収縮を避けることができない。また収縮は焼成条件、
ン”−トの組成等、多数の要因によって変動する。した
がって、従来厚膜法によっては上記した要求に応える配
線・やターンは形成できないと考えられている。このた
め、高精度が要求されるi’?ターンのみをマスクを用
いたエツチング法によって形成することが考慮されてい
る。しかしながら、とのエツチング法によっても、高精
度パターンと接続されるべき導体部(例えば、ランド。
・やラド等)は焼成を経て形成されてめるため、導体部
の位置は各配線基板ごとに不規則に変化しているから、
エツチングマスクを用意しても、ランド及び・母ツドと
の接続が行えない場合がしばしば発生する。
の位置は各配線基板ごとに不規則に変化しているから、
エツチングマスクを用意しても、ランド及び・母ツドと
の接続が行えない場合がしばしば発生する。
このため、エツチングマスクとの一致がとれない配線基
板は不良品として処理せざるを得ない状況にある。
板は不良品として処理せざるを得ない状況にある。
〔発明の目的〕 ・
本発明の目的は同時焼成プロセスにおける基板の収縮誤
差に無関係にワイヤデンディング・ぐラドあるいは部品
ランドを含む高精度の配線・ぐター/を形成することの
できる多層配線基板の製造方法を提供することである。
差に無関係にワイヤデンディング・ぐラドあるいは部品
ランドを含む高精度の配線・ぐター/を形成することの
できる多層配線基板の製造方法を提供することである。
′ 本発明によれば、導体、絶縁体を同時焼成す
ることによって、内部配線パターンを形成した後火に表
面配線パターンを形成する際に、互いに同一の幾何学形
状を有する第1のパターンを備えると共に、互いに幾何
学的位置が異なυ且つ第1の・やターンとの接続を規定
する第2のパターンを有する複数のパターンフィルムを
用意し、前記複数のパターンフィルムの1つを前記同時
焼成された部分の寸法に合わせて選択して前記第1及び
第2のパターンに対応した表面配線パターンを形成する
ようにしたことを特徴とする多層配線基板の製造方法が
得られる。
ることによって、内部配線パターンを形成した後火に表
面配線パターンを形成する際に、互いに同一の幾何学形
状を有する第1のパターンを備えると共に、互いに幾何
学的位置が異なυ且つ第1の・やターンとの接続を規定
する第2のパターンを有する複数のパターンフィルムを
用意し、前記複数のパターンフィルムの1つを前記同時
焼成された部分の寸法に合わせて選択して前記第1及び
第2のパターンに対応した表面配線パターンを形成する
ようにしたことを特徴とする多層配線基板の製造方法が
得られる。
以下本発明について実施例によって説明する。
第1図を参照すると、多層配線基板1はセラミックグリ
ーンシート11の予じめ定められた位置に所定の間隔を
置いてスルーホール12を設けると共に、印刷法により
メタライズ・ぐターフを形成し、これらシートとパター
ンとを同時焼成するこ“1”°″″″t*−ghx°g
”″“、 −k 5 i 7 ″ 、板11の上下
両面にスルーホール12を介して配 1線パター
ン13及び14が形成される。この例ではセラミック板
11として単層構造のものを図示しているが、単層片面
構造や複数層積層してもよいことは言うまでもない。図
示した基板1の上面側の配線パターン14にはさらにピ
アホール16及び19を介して配線パターン17及び2
0が設けられている。これら配線・ぐター/13,17
及び20の周辺は絶縁層21 、1.5及び18によっ
て覆われまたは囲まれている。このように複数の配線パ
ターンが順次積層形成されて、多層配線基板が形成され
るわけである。多層配線基板を同時焼成ノロセスによっ
て製作した場合、前述したように焼成時に収縮が不可避
的に発生し、その収縮率は焼成時の雰囲気の微妙な相違
等によってそれぞれ異なっているため、ピアホール19
の位置を正確にコノトロールすることは困難である。し
たがって同時焼成で形成された表面配線パターン20中
の入出力部(例えば、ワ青ヤボンディングノ2ッドある
いは部品・f、ドなど)も当初設計した位置からずれて
いたシ、ピッチが狂ったシするため、エツチング手法を
用いて最上層の表面配線・ぐター/20を形成しようと
しても、下部のピアホール部19との一致がとれない場
合が多い・第2図(a)及び(b)も参照して1本発明
の製造方法について説明する。ここでは入出力用配線・
ぐターフ201が最上層として配置されるものとする。
ーンシート11の予じめ定められた位置に所定の間隔を
置いてスルーホール12を設けると共に、印刷法により
メタライズ・ぐターフを形成し、これらシートとパター
ンとを同時焼成するこ“1”°″″″t*−ghx°g
”″“、 −k 5 i 7 ″ 、板11の上下
両面にスルーホール12を介して配 1線パター
ン13及び14が形成される。この例ではセラミック板
11として単層構造のものを図示しているが、単層片面
構造や複数層積層してもよいことは言うまでもない。図
示した基板1の上面側の配線パターン14にはさらにピ
アホール16及び19を介して配線パターン17及び2
0が設けられている。これら配線・ぐター/13,17
及び20の周辺は絶縁層21 、1.5及び18によっ
て覆われまたは囲まれている。このように複数の配線パ
ターンが順次積層形成されて、多層配線基板が形成され
るわけである。多層配線基板を同時焼成ノロセスによっ
て製作した場合、前述したように焼成時に収縮が不可避
的に発生し、その収縮率は焼成時の雰囲気の微妙な相違
等によってそれぞれ異なっているため、ピアホール19
の位置を正確にコノトロールすることは困難である。し
たがって同時焼成で形成された表面配線パターン20中
の入出力部(例えば、ワ青ヤボンディングノ2ッドある
いは部品・f、ドなど)も当初設計した位置からずれて
いたシ、ピッチが狂ったシするため、エツチング手法を
用いて最上層の表面配線・ぐター/20を形成しようと
しても、下部のピアホール部19との一致がとれない場
合が多い・第2図(a)及び(b)も参照して1本発明
の製造方法について説明する。ここでは入出力用配線・
ぐターフ201が最上層として配置されるものとする。
上述したように、各配線、基板は焼成後の収縮率が異な
っているため2図示のようにピアホール部19の位置が
各配線基板によって異なっている。
っているため2図示のようにピアホール部19の位置が
各配線基板によって異なっている。
しかしピアホール部19の位置のバラツキは所定の範囲
内にある。絶縁層18上に形成する表面配線パターン2
0のうち外部の部品と接続される部分(入出力・ぐター
フ201)は予じめ定められた形状及び位置を有してい
る。ここで同一の幾何学形状を有する入出カバターン2
01を第1の・ぞター/という。またこの第10ノ4タ
ーンに対して。
内にある。絶縁層18上に形成する表面配線パターン2
0のうち外部の部品と接続される部分(入出力・ぐター
フ201)は予じめ定められた形状及び位置を有してい
る。ここで同一の幾何学形状を有する入出カバターン2
01を第1の・ぞター/という。またこの第10ノ4タ
ーンに対して。
予じめ定められた形状を有し2位置は同時焼成によって
形成されたピアホール部19に依存するランドパターン
202がある。さらに形状2位置ともに独立性がなく、
入出カバター/201とランドパターン202とを接続
する接続ノソターン203がアシ、ランドパターン20
2及び接続パターン203を第2のパターンという。こ
の実施例では形状1位置が固定された第1の・ぐターフ
に対し。
形成されたピアホール部19に依存するランドパターン
202がある。さらに形状2位置ともに独立性がなく、
入出カバター/201とランドパターン202とを接続
する接続ノソターン203がアシ、ランドパターン20
2及び接続パターン203を第2のパターンという。こ
の実施例では形状1位置が固定された第1の・ぐターフ
に対し。
同一の幾何学形状を有し2位置のみが偏位しているラン
ド・ぐターフ202及び第1のパターンととのランドパ
ターン202とを連結する接続・ぐターフ203即ち第
2のパターンを有する数種類のパターンフィルム!用意
し、ピアホール部19の位置−即ち各配線基板に形成さ
れるべき表面配線パターン20の第2のパターンに合致
するiRり〜ンフィルムを用いてエツチング形成する。
ド・ぐターフ202及び第1のパターンととのランドパ
ターン202とを連結する接続・ぐターフ203即ち第
2のパターンを有する数種類のパターンフィルム!用意
し、ピアホール部19の位置−即ち各配線基板に形成さ
れるべき表面配線パターン20の第2のパターンに合致
するiRり〜ンフィルムを用いてエツチング形成する。
第2図(a)及び(b)を比較することによっても明ら
かなとオシ。
かなとオシ。
第2のパターンの位置はピアホール部19の位置に応じ
て変化しておシ、また接続パターン203は第1のノや
ターyとう/ドックターン202の位置関係によって存
在位置及び形状が変化している。
て変化しておシ、また接続パターン203は第1のノや
ターyとう/ドックターン202の位置関係によって存
在位置及び形状が変化している。
、 さらに詳しく説明すると1例えばサーマ
ルプリンターヘッド用配線基板(以下単にヘッド基板と
いう。)の設計寸法が275 m (長さ)×15〜3
0’m(幅)である場合、この基板の最も重要な出カバ
ターンは長さ275閣に対して通常230簡の長さに配
置され、■+III++当98本合計1840端子を有
することになる。(なお、ヘッド基板においては入力・
々ターンは存在しないので出力パターンとした。) このヘッド基板の長さ方向のズレはロット間で設計の長
さに対して最大±1凱同−のロット内では最大±0.4
%であることが経験的に知られている。ヘッド基板に上
記の1840端子の出カッ4タート基板に出カバターン
を形成する場合設計長さ275簡の場合に形成するパタ
ーンを基本パターンとして、この基本パターンのうち上
述した第2の・ぞターフに該当する部分(即ちランドパ
ターン。
ルプリンターヘッド用配線基板(以下単にヘッド基板と
いう。)の設計寸法が275 m (長さ)×15〜3
0’m(幅)である場合、この基板の最も重要な出カバ
ターンは長さ275閣に対して通常230簡の長さに配
置され、■+III++当98本合計1840端子を有
することになる。(なお、ヘッド基板においては入力・
々ターンは存在しないので出力パターンとした。) このヘッド基板の長さ方向のズレはロット間で設計の長
さに対して最大±1凱同−のロット内では最大±0.4
%であることが経験的に知られている。ヘッド基板に上
記の1840端子の出カッ4タート基板に出カバターン
を形成する場合設計長さ275簡の場合に形成するパタ
ーンを基本パターンとして、この基本パターンのうち上
述した第2の・ぞターフに該当する部分(即ちランドパ
ターン。
接続・リーン)を0.05%づつずらしたパターンフィ
ルムを作Mする。即ち基本パターンフィルム?? を基にして、この基本i4ターンをそれぞれ±005%
、 □i±0.10%、±0.15%′、±020%
、±0.25%、±0,30%。
ルムを作Mする。即ち基本パターンフィルム?? を基にして、この基本i4ターンをそれぞれ±005%
、 □i±0.10%、±0.15%′、±020%
、±0.25%、±0,30%。
±9.35%、±0,40チ だけずらしたパター/フ
ィルムを作製することによって合計17種類のパター/
フィルムを用意する。即ちこの17種類のパターンフィ
ルムは同一の第1の/4’ターン(出力パターン)と互
いに異なる第2のパターン(う/ドック゛ター/及び接
続パターン)とによって構成されている。
ィルムを作製することによって合計17種類のパター/
フィルムを用意する。即ちこの17種類のパターンフィ
ルムは同一の第1の/4’ターン(出力パターン)と互
いに異なる第2のパターン(う/ドック゛ター/及び接
続パターン)とによって構成されている。
ヘッド基板は最終の絶縁層が形成された後、上述のパタ
ーンフィルムに合わせて分類される。そしてこの絶縁層
に厚膜ペーストを印刷焼成(600〜1100℃)した
後、各ヘッド基板に適合するパターンフィルムを選択し
てフォトエッチフグによって配線パターンを形成する。
ーンフィルムに合わせて分類される。そしてこの絶縁層
に厚膜ペーストを印刷焼成(600〜1100℃)した
後、各ヘッド基板に適合するパターンフィルムを選択し
てフォトエッチフグによって配線パターンを形成する。
その他所謂マデーボードにLSI等の電子部品を自動装
置(マウント)する場合においては、一般にマザーデー
トの予じめ定められたコーナを原点として電子部品をマ
ウントしていくため、焼成後の部品ランド(マウント・
ランド)の位置に許容以上のバラツキがあるとマウント
ができない場合がある。従ってマザーボードの場合でも
焼成時の最大収縮率を考慮して、基本パターン(設計パ
ターン)を基準にして配線上許容できるズレごとに第2
のパターン(ランド・リーン、接続パターン)を変化さ
せて数種類の・ぐター/を作ればよい。
置(マウント)する場合においては、一般にマザーデー
トの予じめ定められたコーナを原点として電子部品をマ
ウントしていくため、焼成後の部品ランド(マウント・
ランド)の位置に許容以上のバラツキがあるとマウント
ができない場合がある。従ってマザーボードの場合でも
焼成時の最大収縮率を考慮して、基本パターン(設計パ
ターン)を基準にして配線上許容できるズレごとに第2
のパターン(ランド・リーン、接続パターン)を変化さ
せて数種類の・ぐター/を作ればよい。
以上説明したように本発明による多層配線基板の製造方
法によれば、予じめ定められた同一の第1パターン(入
出力・ぞターン)と予じめ定められた変化率で互いに相
違する配列を有する第2のパター7(ランドパターン及
び接続パターン)を持つ複数のパターンフィルムを用意
シ、とのパターンフィルムのうちの1つを選択して表面
配線・ぞターンを形成するようにしたことによって焼成
による部品ランドあるいはワイヤポンディング・ランド
などの入出力部の位置ずれに対応することができ。
法によれば、予じめ定められた同一の第1パターン(入
出力・ぞターン)と予じめ定められた変化率で互いに相
違する配列を有する第2のパター7(ランドパターン及
び接続パターン)を持つ複数のパターンフィルムを用意
シ、とのパターンフィルムのうちの1つを選択して表面
配線・ぞターンを形成するようにしたことによって焼成
による部品ランドあるいはワイヤポンディング・ランド
などの入出力部の位置ずれに対応することができ。
高精度の多層配線基板を提供することができる。
第1図は本発明による多層配線基板の一実施例の断面の
一部を表わす図、第2図(a)及び(b)は本発明によ
って形成された表面配線パターンの一部を拡大して表わ
す図である。 1・・・多層配線基板、11・・・グリーンシート(セ
ラミック板)、12・・・スルーホール、 13.14
゜17・・・内部配線パターン、20・・・表面配線パ
ターン、16.19・・・ピアホール、15,18,2
1・・・絶縁層、201・・・入出力用パターン、20
2・・・ランドパターン、203・・・接続用ツクター
ン。 第1図 凶 へ
一部を表わす図、第2図(a)及び(b)は本発明によ
って形成された表面配線パターンの一部を拡大して表わ
す図である。 1・・・多層配線基板、11・・・グリーンシート(セ
ラミック板)、12・・・スルーホール、 13.14
゜17・・・内部配線パターン、20・・・表面配線パ
ターン、16.19・・・ピアホール、15,18,2
1・・・絶縁層、201・・・入出力用パターン、20
2・・・ランドパターン、203・・・接続用ツクター
ン。 第1図 凶 へ
Claims (1)
- 1、導体、絶縁体を同時焼成することによって、内部配
線パターンを形成した後更に表面配線パターンを形成す
る際に、互いに同一の幾何学形状を有する第1のパター
ンを備えると共に、互いに幾何学的位置が異なり且つ第
1のパターンとの接続を規定する第2のパターンを有す
る複数のパターンフィルムを用意し、前記複数のパター
ンフィルムの1つを前記同時焼成された部分の寸法に合
せて選択して前記第1及び第2のパターンに対応した表
面配線パターンを形成するようにしたことを特徴とする
多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12845084A JPS618995A (ja) | 1984-06-23 | 1984-06-23 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12845084A JPS618995A (ja) | 1984-06-23 | 1984-06-23 | 多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS618995A true JPS618995A (ja) | 1986-01-16 |
Family
ID=14985009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12845084A Pending JPS618995A (ja) | 1984-06-23 | 1984-06-23 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS618995A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125696A (ja) * | 1982-01-22 | 1983-07-26 | Hitachi Ltd | Mn−Znフエライト単結晶の製造方法 |
-
1984
- 1984-06-23 JP JP12845084A patent/JPS618995A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125696A (ja) * | 1982-01-22 | 1983-07-26 | Hitachi Ltd | Mn−Znフエライト単結晶の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
JPH0697656A (ja) | セラミック多層基板の製造方法 | |
JP2833521B2 (ja) | 配線基板 | |
JPS618995A (ja) | 多層配線基板の製造方法 | |
US4991284A (en) | Method for manufacturing thick film circuit board device | |
JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
JPH01298796A (ja) | 混成集積回路 | |
JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
JPH0427155Y2 (ja) | ||
JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
JPH0367357B2 (ja) | ||
JPS622697A (ja) | 多層セラミツク回路盤とその製法 | |
JPH0685462A (ja) | セラミック多層基板の製造方法 | |
JP2569716B2 (ja) | 多層厚膜ic基板の製造法 | |
JPS6043808A (ja) | 多層基板内蔵コンデンサ | |
JPH0423812B2 (ja) | ||
JPS6024093A (ja) | セラミツク配線基板の製造法 | |
JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
JPH0817273B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPS59225590A (ja) | 高密度多層配線基板 | |
JPH03157990A (ja) | 配線基板の製造方法 | |
JPS6142990A (ja) | 厚膜印刷基板 | |
JPS61147597A (ja) | セラミック回路基板の製造方法 | |
JPH01217869A (ja) | 混成集積回路装置 |