JPS6184027A - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JPS6184027A JPS6184027A JP20669284A JP20669284A JPS6184027A JP S6184027 A JPS6184027 A JP S6184027A JP 20669284 A JP20669284 A JP 20669284A JP 20669284 A JP20669284 A JP 20669284A JP S6184027 A JPS6184027 A JP S6184027A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- assembling
- parts
- jig plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電力用トライアック、サイリスタなどの半導
体装置、特にモジュール部品等の多数の電極が外部に取
り田されている装置の組立て方法の改良に関するもので
ある。
体装置、特にモジュール部品等の多数の電極が外部に取
り田されている装置の組立て方法の改良に関するもので
ある。
以下、三端子サイリスタを例にとり、その従来の組立方
法を第４図〜第７図について説明する。
法を第４図〜第７図について説明する。
まず、第４図に平面図で示すように冷却板（１）の中央
部に印刷されたペースト状半田（図示せず）を介してセ
ラミック板（２）を載せる。セラミック板（２）の上面
には所望パターンにペースト状半田（３）が印刷されて
いる。勿論、この冷却板（１）は自！ｌＪ機の板治具（
４）に位置決め固定されており、上記セラミック板（２
）の搭載以下次に述べる各部品の供給はこの自動機で行
われる。さて、つづいて第５図に平面図で示すように、
あらかじめダイボンドされたＹ字形ベーシック・エレメ
ント（５）をセラミック板（２）上のペースト状半田（
３）の上に載せる。第６図（、）はとのＹ字形ベーシッ
ク・エレメント（５）の拡大平面図、第６図（ｂ）はそ
の正面図である。図において、（６ンは第１主電極板、
（７）はろう材、（８）はサイリスタ・チップ、（９）
は第２主電極板、叫は制動極板である。その後に第７図
に正面断面図で示すように、外部取出し電極（ｌｌａ）
、 （ｌｌｂ）および（ｌｌｃ ）をセラミンク板（２
）上のペースト状半田（３）の上の相当部分にそれぞれ
搭載し、何らかの方法でこれらを保持しつつ、す７０−
炉に投入して、半田を溶融させると、各部品は固定され
る。その後、ケース（２）を固定して、エポキシ樹脂的
を注入、硬化させれば組立ては完了する。
部に印刷されたペースト状半田（図示せず）を介してセ
ラミック板（２）を載せる。セラミック板（２）の上面
には所望パターンにペースト状半田（３）が印刷されて
いる。勿論、この冷却板（１）は自！ｌＪ機の板治具（
４）に位置決め固定されており、上記セラミック板（２
）の搭載以下次に述べる各部品の供給はこの自動機で行
われる。さて、つづいて第５図に平面図で示すように、
あらかじめダイボンドされたＹ字形ベーシック・エレメ
ント（５）をセラミック板（２）上のペースト状半田（
３）の上に載せる。第６図（、）はとのＹ字形ベーシッ
ク・エレメント（５）の拡大平面図、第６図（ｂ）はそ
の正面図である。図において、（６ンは第１主電極板、
（７）はろう材、（８）はサイリスタ・チップ、（９）
は第２主電極板、叫は制動極板である。その後に第７図
に正面断面図で示すように、外部取出し電極（ｌｌａ）
、 （ｌｌｂ）および（ｌｌｃ ）をセラミンク板（２
）上のペースト状半田（３）の上の相当部分にそれぞれ
搭載し、何らかの方法でこれらを保持しつつ、す７０−
炉に投入して、半田を溶融させると、各部品は固定され
る。その後、ケース（２）を固定して、エポキシ樹脂的
を注入、硬化させれば組立ては完了する。
上記従来の組立て方法では部品の数が多く、また形状の
関係で、その部品が固定されるまでこれを正しく保持す
るために、特別な工夫、特殊な組立治具を必要とし、ま
た、組立てに熟練を要するという問題点があった。
関係で、その部品が固定されるまでこれを正しく保持す
るために、特別な工夫、特殊な組立治具を必要とし、ま
た、組立てに熟練を要するという問題点があった。
この発明に係る組立方法では半田などのろう材の融点よ
り高い熱変形温度を有する樹脂の成形品からなり、部品
をろう付は固定するまで保持し、永久的に当該半専体装
置の構成材として留る組立冶具を用いるものである。
り高い熱変形温度を有する樹脂の成形品からなり、部品
をろう付は固定するまで保持し、永久的に当該半専体装
置の構成材として留る組立冶具を用いるものである。
この発明では、上述のような組立治具を用いて所要部品
を正常位置に保持した状態でり７０−炉などでろう材を
溶融させて、各部品を固定させる。
を正常位置に保持した状態でり７０−炉などでろう材を
溶融させて、各部品を固定させる。
第１図（ａ）はこの発明の一実施例に用いる組立治具周
辺のみの平面図、第１図（ｂ）はその正面図で、この実
施例は前述の従来例と同じ三端子サイリスタに適用した
場合を示し、従来例と同一符号は同等部分を示し、その
説明は重複を避ける。そして、組立て工程は従来例とほ
ぼ同一である。第１図において、Ｑ４）は耐熱性熱可塑
性のホリフェニレンサルファイド（ＰＰＳ）樹脂を用い
た外部取出し電極板保持治具板で、これによって外部取
出し電極板（ｌｌａ）、（ｌｌｂｌおよび（１１ｃ）は
互いに正常位置に保たれ、かつ、第２図に正面断面図で
示すように、組立て時にはこの治具板α弔と一体化した
外＠取出し電極板（ｌｌａ）、（ｌｌｂ）および（ＩＩ
ｃ ）を従来と同様にセラミック板（２）上のペースト
状半田（，３）の上の相当部分に搭載する。以下の工程
は従来通りである。
辺のみの平面図、第１図（ｂ）はその正面図で、この実
施例は前述の従来例と同じ三端子サイリスタに適用した
場合を示し、従来例と同一符号は同等部分を示し、その
説明は重複を避ける。そして、組立て工程は従来例とほ
ぼ同一である。第１図において、Ｑ４）は耐熱性熱可塑
性のホリフェニレンサルファイド（ＰＰＳ）樹脂を用い
た外部取出し電極板保持治具板で、これによって外部取
出し電極板（ｌｌａ）、（ｌｌｂｌおよび（１１ｃ）は
互いに正常位置に保たれ、かつ、第２図に正面断面図で
示すように、組立て時にはこの治具板α弔と一体化した
外＠取出し電極板（ｌｌａ）、（ｌｌｂ）および（ＩＩ
ｃ ）を従来と同様にセラミック板（２）上のペースト
状半田（，３）の上の相当部分に搭載する。以下の工程
は従来通りである。
第３図（ａ）はこの発明の他の実施例に用いる組立治具
周辺のみの平面図、第３図（ｂ）はそのｌ［Ｂ−１［Ｂ
線での断面図で、ここで用いる外部取出し電極板保持治
具板αυは第１図に示した保持治具板α弔とケース（２
）とを一体化して位置決めを容易にし、組立てを更に容
易にしたものである。
周辺のみの平面図、第３図（ｂ）はそのｌ［Ｂ−１［Ｂ
線での断面図で、ここで用いる外部取出し電極板保持治
具板αυは第１図に示した保持治具板α弔とケース（２
）とを一体化して位置決めを容易にし、組立てを更に容
易にしたものである。
以上、外部取出し１′極板保持治具板α→、 ＱＳとも
半田の融点より高い熱変形温度を有しているので、リフ
ロー炉中でも変形することなく、保持機能を果す。
半田の融点より高い熱変形温度を有しているので、リフ
ロー炉中でも変形することなく、保持機能を果す。
なお、上記説明では三端子サイリスタの組立てを例に挙
げたが、トライアックやモジュール製品にも適用可能で
あり、また、外部取出し電極板の保持に限らず、ハイブ
リッドＩＣ等の組立治具の一部として内外部構成材を兼
ねさせることができる。
げたが、トライアックやモジュール製品にも適用可能で
あり、また、外部取出し電極板の保持に限らず、ハイブ
リッドＩＣ等の組立治具の一部として内外部構成材を兼
ねさせることができる。
この発明では、以上説明したような組立治具を用いるこ
とによって、組立作業は著しく合理化され、製品コスト
を軽減することができる。
とによって、組立作業は著しく合理化され、製品コスト
を軽減することができる。
第１図（ａ）はこの発明の一実施例に用いる組立治具周
辺のみの平面図、第１図（ｂ）はその正面図、第２図は
この実施例における製品組立状況を示す正面断面図、第
３図（ａ）はこの発明の他の実施例に用いる組立治具周
辺のみの平面図、第３図（ｂ）は耳３図（ａ）の［１Ｂ
−１ｉＢ線での断面図、第４図〜第”図は従来例を説明
するためのもので、第４図はセラミック板を治具に搭載
した段階を示す平面図、第５図はそのセラミック板にＹ
字形ベーシック・エレメントを載せた段階を示す平面図
、第６図（ａｌはＹ字形ベーシック・エレメントの平面
図、第６図ｆｂ）はその正面図、第７図は従来方法にお
ける製品組立状況を示す正面断面図である。 図において、（３）はろう材（半田）、（ｌｌａ ）
、（１１ｂ）、 ゛（ｌｌｃ）は部品（外部取出し電
極板）、圓、ｄ９は組立治具（外部取出し電極板呆持板
）である。 なお、各図中同一符号は同一または相当部分を示す。
辺のみの平面図、第１図（ｂ）はその正面図、第２図は
この実施例における製品組立状況を示す正面断面図、第
３図（ａ）はこの発明の他の実施例に用いる組立治具周
辺のみの平面図、第３図（ｂ）は耳３図（ａ）の［１Ｂ
−１ｉＢ線での断面図、第４図〜第”図は従来例を説明
するためのもので、第４図はセラミック板を治具に搭載
した段階を示す平面図、第５図はそのセラミック板にＹ
字形ベーシック・エレメントを載せた段階を示す平面図
、第６図（ａｌはＹ字形ベーシック・エレメントの平面
図、第６図ｆｂ）はその正面図、第７図は従来方法にお
ける製品組立状況を示す正面断面図である。 図において、（３）はろう材（半田）、（ｌｌａ ）
、（１１ｂ）、 ゛（ｌｌｃ）は部品（外部取出し電
極板）、圓、ｄ９は組立治具（外部取出し電極板呆持板
）である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- （１）部品を所要位置に所要の姿勢でろう付けして半導
体装置を組立てるに際して、上記ろう材の融点より高い
熱変形温度を有する樹脂の成形品からなり、上記部品を
上記ろう付けして固定するまで上記所要位置、所要姿勢
に保持するとともに永久的に当該半導体装置の構成材と
して留る組立治具を用いることを特徴とする半導体装置
の組立方法。 - （２）ろう材に半田を用い、樹脂にポリフェニレンサル
ファイド樹脂を用いることを特徴とする特許請求の範囲
第１項記載の半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20669284A JPS6184027A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20669284A JPS6184027A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184027A true JPS6184027A (ja) | 1986-04-28 |
| JPH038107B2 JPH038107B2 (ja) | 1991-02-05 |
Family
ID=16527529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20669284A Granted JPS6184027A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195908A (ja) * | 1987-02-09 | 1988-08-15 | 旭化成株式会社 | 赤外線リフロ−用電子部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831543A (ja) * | 1981-08-19 | 1983-02-24 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
-
1984
- 1984-10-01 JP JP20669284A patent/JPS6184027A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831543A (ja) * | 1981-08-19 | 1983-02-24 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195908A (ja) * | 1987-02-09 | 1988-08-15 | 旭化成株式会社 | 赤外線リフロ−用電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH038107B2 (ja) | 1991-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07169903A (ja) | 集積回路パッケージ | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| EP2477223B1 (en) | Method of manufacturing a semiconductor apparatus | |
| JPS62202548A (ja) | 半導体装置 | |
| US3978516A (en) | Lead frame assembly for a packaged semiconductor microcircuit | |
| JPS6184027A (ja) | 半導体装置の組立方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| CN111883435B (zh) | 用于制造半导体模块的方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPS5943534A (ja) | 半導体装置の製造方法 | |
| JPH0479260A (ja) | 半導体装置 | |
| JPH0340440A (ja) | 樹脂封止型混成集積回路及びその製造方法 | |
| JPS63284890A (ja) | 電子部品の実装方法 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JPS6347142B2 (ja) | ||
| KR100609760B1 (ko) | 회로패턴이 인쇄된 다층세라믹 접합 반도체장치 및 그제조방법 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JPH0650349U (ja) | 複合半導体装置 | |
| JPH0579176B2 (ja) | ||
| JPS58153357A (ja) | パワ−モジユ−ル | |
| JPS5856428A (ja) | 半導体装置 |