JPH07169903A - 集積回路パッケージ - Google Patents

集積回路パッケージ

Info

Publication number
JPH07169903A
JPH07169903A JP5269580A JP26958093A JPH07169903A JP H07169903 A JPH07169903 A JP H07169903A JP 5269580 A JP5269580 A JP 5269580A JP 26958093 A JP26958093 A JP 26958093A JP H07169903 A JPH07169903 A JP H07169903A
Authority
JP
Japan
Prior art keywords
plastic
leads
lead
integrated circuit
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5269580A
Other languages
English (en)
Inventor
Louis T Mills
ルイス・トーマス・ミルス
Richard M Butler
リチャード・エム・バトラー
Havyn E Bradley
ハヴィン・ユージーン・ブラッドリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07169903A publication Critical patent/JPH07169903A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 リード線の剛性を高めて、リード線の曲げを
防止できると共にリード線の整列と位置の安定性を改善
できる強化リードを有する集積回路を提供することを目
的とする。 【構成】 プラスチックＩＣパッケージ本体２００の側
面から複数のリード線２０２を所定の間隔をもって導出
し、隣接する各リード線２０２間の空間の所定位置にプ
ラスチック２０４をモールドすることにより、プラスチ
ック２０４が各リード線２０２に相互保持し合うことに
なる。その結果、各リード線２０２の剛性を増すことに
なり、リード線２０２の曲げを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路のパッケージ
に関し、更に詳しくは、金属リードの剛性を増すことに
よって、表面マウント形パッケージのリード線の整合性
と、該リード線の位置的な安定性とを維持する集積回路
パッケージに関する。
【０００２】
【従来の技術】集積回路のパッケージにおける目下の問
題は、リード線の曲がり問題である。リード線は、ます
ます小さくなってきている。このことがリード線の曲げ
に対する機械的強度を低下させる。同時に、リード線は
又、互いに密に配置されるようになってきているので、
リード線の動き得る余地が少なくなっている。現行の表
面マウントパッケージの場合、３００本を超える数のリ
ード線が、互いに０．０１０インチ（約０．２５４ミ
リ）か又はそれ以下の距離ずつ隔てられた状態で設けら
れる。これらの小さくて脆いリード線は、各々の取扱い
段階で損傷を受け易い。集積回路は、テストされなけれ
ばならない上、出荷するために包装されなければなら
ず、次に、運搬用の包装から取出される必要があり、そ
してプリント回路基板に取り付けられてプリント回路基
板に半田付けされる必要があり、更にその上、多分、取
外されて再び半田付けされる必要がある。これらの取扱
い工程の各々において、リード線は曲げ作用を受ける。
曲がったリード線は、隣接する他のリード線と短絡する
ことによって回路を故障させたり、又は、上記プリント
回路基板に適切に接続されないために回路を故障させた
りする。
【０００３】一般的なプラスチック・パッケージング方
法の場合、リード線・フレームは、集積回路（以下、適
宜ＩＣと略称する）にワイヤ・ボンディングされる。プ
ラスチックは、ＩＣの回りにモールドされ、それによっ
て上記リード・フレームの部分がプラスチックパッケー
ジの外方に残される。リード・フレームは、上記のプラ
スチックのモールド成形時にリード線にプラスチックが
流れるのを防ぐためのストップ・バーを有する。次い
で、幾つかの金属切断および成形工程が遂行されること
によって、リード・フレームの不必要な部分（境界部分
やストップ・バーの部分）が取り除かれ、そしてリード
線が適切な形状に形成される。モールデイングやリード
線形成についての背景情報に関しては、イリノイ州６０
０５６−７６４１、マウント・プロスペクト、郵便私書
箱(P．O ．Box)７６４１、インテル・リテラチュア・セ
ールス(Intel Literature Sales)から入手することがで
きる「パッケージング」、ハンドブック番号第２４０８
００を参照されたし。
【０００４】パッケージ済ＩＣは、一般的に、リード線
形成後にテストされる。出荷後、ＩＣパッケージは、プ
リント回路基板の上に、拾上げ兼載置装置によって載置
され、次いでプリント回路基板に半田付けされる。
【０００５】
【発明が解決しようとする課題】リード線の曲げ問題に
対する幾つかの代替的解決策が、現在、使用されてお
り、又一方、提案されてもいる。例えば、提案されてい
る解決策の一つは、エポキシのバンドをリード・フレー
ムの回りに配置することである。エポキシは、プリント
回路基板上に上記ＩＣが載置されるすぐ前に除去され
る。当該解決策の場合、切断および成形工程を、上記拾
上げ兼載置工程まで延期する必要がある。一方、当該拾
上げ兼載置工程では、テストを上記切断および形成工程
の前に順次遂行する必要がある。それ故、提案された当
該解決策では、上記拾上げ兼載置装置やテスト設備など
の標準的な処理装置の広汎な切換えが必要になる。更
に、上記エポキシは、半田付けの前に除去されるので、
エポキシは、半田付けの際や、あるいは又、上記ＩＣを
取外して再び半田付けする必要がある修理の際には、何
ら保護的役割を果さない。
【０００６】幾つかの解決策の場合には、追加的部分が
必要とされる。例えば、各種の保持すなわち保護リング
が使用されることによって、リード線が、半田付け工程
まで一時的に支持される。これらの解決策の場合、リー
ド線は、肝心の半田付け工程で未だ損傷を受け易い状態
に放置されており、そこで当該半田付けの後、又は上記
ＩＣの取外し及び再半田付けに際して、何ら保護されて
いない。その他の解決策においては、パッケージされた
集積回路を別個のキャリヤに取り付ける必要があり、キ
ャリヤが、プリント回路基板に半田付け又は差込み配置
される。この解決策は、極めてコスト高となる。
【０００７】更に別の代替的解決策として、テープ自動
化ボンディング(tape automated bonding:以下、ＴＡＢ
という) という手法がある。一般的に、ＴＡＢの場合に
は、独特の製造組立プロセスが必要とされる。例えば、
全ての部品を同時に半田付けする半田リフロー(re-flo
w) プロセスの代わりに、一般的に上記ＴＡＢの場合に
は、加熱棒か又はその他の単一部品方法を使用すること
によって、個々の部品を個々に半田付けする必要があ
る。更に、一般的な上記ＴＡＢのフレームの場合、接続
部に比較的にわずかな量の金属を有するだけなので、成
形されたリード線と同程度の効率で熱を集積回路から取
り除くと言うことは不可能である。
【０００８】従って、必要とされる解決策は、現存の製
造プロセスや装置に対する必要な全ての変更量を最小限
に抑えるものでなければならない。必要とされる解決策
は、低コストであって、且つ追加的な部分を必要としな
いものでなければならない。解決策は永久的リード線の
支持を得ることが必要である。次に、この支持は半田付
け処理を有益なものにし、再半田付けを可能にする。
【０００９】本発明は、リード線間にプラスチックまた
はガラスを介在させることによって、集積回路のリード
線の剛性と位置的安定性とを改善する。本発明は、パッ
ケージ本体がプラスチック製であろうと、金属製であろ
うと、又はセラミック製であろうと、金属製リード・フ
レームを使用するいかなるパッケージ本体に対しても適
用可能である。リード線間の物質は、リード線を相互に
保持させ合うことによって、リード線の剛性を高める。
各々のリード線の剛性の大きさは、相互に結び合わされ
た多数のリード線全体の剛性の大きさになる。このよう
な支持構造は、永続的に取り付けられて、半田付けの後
にリード線上に留まる。
【００１０】
【課題を解決するための手段】プラスチック・パッケー
ジのための第１実施例の装置の場合、各々の対のリード
線間のプラスチックは連続している。第２実施例の場
合、成形曲げにさらされるリード線の部分にはプラスチ
ックは存在しない。このことによって、成形時における
プラスチック割れの危険が最小限のものにされると共
に、基板曲げの際に全体的な柔軟性が提供され、その
上、ＩＣ本体と隣接するリード線との間に洗浄流体が流
れることができるようにされる。第３実施例の場合、リ
ード線は長く伸びて、逆「Ｊ」字形状に形成される。
「Ｊ」字形状の「爪先」によって規定される領域のプラ
スチックによって上記リード線の部分が更に強化され
る。リード線の部分は、プリント回路基板に半田付けさ
れる。追加の実施例においては、リード線よりも厚みの
あるプラスチックが使用されることによって、リード線
の剛性が高められる。
【００１１】
【作用】本発明は、現行のプロセスの工程や装置に対し
て単純で安価な変更を行なうことによって剛性が改善さ
れた強化リード線を有する集積回路パッケージを提供す
る。プラスチック製の表面マウント形パッケージの場
合、リード・フレームは、ストップ・バーを有すること
によって、プラスチックのモールドプロセス時にリード
線間にプラスチックが流れ込むのを防止する。本発明に
おいては、ストップ・バーは、上記プラスチック集積回
路パッケージ本体の外側から一段と離れた位置に置かれ
る。その結果、プラスチック集積回路パッケージ本体の
モールド時に、プラスチックは、リード線間に流れ込む
ことができるようにされる一方、足領域には流れ込まな
いようにされる。
【００１２】プラスチック集積回路パッケージ本体に対
しては、現行のパッケージ・プロセスや装置に対して単
純で安価な変更を行なうことによって、リード線の剛性
が改善されると共に、その位置的な安定性が改善され
る。幾つかのプロセスの実施例においては、現行のプロ
セスや装置に対して最小限の変更を必要とする実施例か
ら始まって、一段と剛性が改善されたリード線を有しは
するが追加的なプロセスの変更を必要とする実施例にま
で特許が請求される。最小限度の変更を必要とする実施
例の場合、リード・フレームとカッティング・ダイとに
対して単純な変更だけが必要とされる。その他の実施例
においては、プラスチック・モールドと、リード成形装
置とに対して変更が必要とされる。いずれの実施例にお
いても、テスト設備や拾上げ兼載置装置に対しては、何
らの変更も必要とされない。
【００１３】金属製パッケージのための実施例の場合、
プラスチックは、別個のプロセス工程として、リード線
上に永久にモールドされる。更に、リード線は、選択的
に伸ばされて逆「Ｊ」字形状に成形されることによっ
て、自己の剛性を非常に向上させる。
【００１４】リード・フレームを使用するセラミック集
積回路パッケージのための実施例の場合、ガラスは、リ
ード線相互の間に形成され、そしてセラミック集積回路
パッケージをガラスでシールする際に、同時に溶融され
る。更に、リード線は、選択的に伸ばされ、そして逆
「Ｊ」字形状に形成されることによって、自己の剛性を
非常に高める。
【００１５】
【実施例】図２０は、本体１００と、「ガル・ウイン
グ」形状のリード線１０２とを有する一般的な従来技術
による表面マウント形集積回路パッケージを示す。当該
集積回路パッケージは、パッケージ本体１００と、「ガ
ル・ウイング」形状の金属製リード線１０２とを有す
る。リード線１０２は、プリント回路基板の表面に対す
る半田付けを容易化するように形成される。図２０に示
される通り、パッケージ本体１００の外側には、リード
線１０２を支持するものは何もない。従って、リード線
の剛性は、個々のリード線自体の各々の剛性による。
【００１６】図２１は、幾つかの名称を定義する上で助
けとなる一般的な従来技術のリード線の断面図を示す。
本願の明細書において、成形されたリード線の形状の説
明を容易化するために、リード線の形状を人間の足にた
とえる。図２１に示される通り、プラスチック集積回路
パッケージ本体に最も近いリード線の曲がり部分は、リ
ード線の「膝」１１０として言及される。プリント回路
基板に半田付けされるリード線の領域は、リード線の
「足」１１４として言及される。膝１１０と足１１４と
の間の曲がり部分は、リード線の「踵」１１２として言
及される。本発明の幾つかの実施例において、足１１４
は、「爪先」（図３と図６および図７を参照）に向かっ
て上方に伸びる。
【００１７】図１は、本発明の第１実施例を示す。図１
は、リード線２０２間にモールドされるが、半田付けが
される足の領域ではモールドされないプラスチック２０
４を有するプラスチックＩＣパッケージ本体２００を示
す。リード線２０２間のプラスチック２０４とプラスチ
ックＩＣパッケージ本体２００とは、同種のプラスチッ
クからモールドされたり、又は同時にモールドされたり
してはならない。リード線間のプラスチック２０４は、
別個の工程でモールドされる。しかしながら、本発明の
一つの目的は、できるだけ少ない改変を施すことによっ
て現行の製造装置をそのまま使用することである。従っ
て、本発明の好ましい実施例においては、図１中のプラ
スチック２０４は、プラスチックＩＣパッケージ本体２
００がモールドされる際に同時にモールドされる。モー
ルドのプロセスについては、図１０との関連で以下にお
いて更に検討される。プラスチック２０４は、リード線
２０２に沿って膝の形状に成形される。成形のプロセス
も又、図１２との関連で以下において更に検討される。
【００１８】プラスチック２０４は、リード線相互を保
持し合わせることによって、その結果得られるリード線
の剛性の大きさを、上記プラスチック集積回路パッケー
ジ本体の側面に沿った全てのリード線の剛性の合計と、
リード線間のプラスチックの剛性とをプラスした量の剛
性の大きさにする。各々のリード線の上記足の領域だけ
は、曲げに備えて露出状態のままで残される。当該足の
領域において、プラスチックは、リード線間にはモール
ドされない。その理由は、当該プラスチックは、半田付
け工程中でリード線の濡れ性に干渉するからである。し
かしながら、図１に示される通り、上記足は、比較的に
剛性がある。その理由は、足の長さが、図２１に示され
る通り、リード線１０２の全長と比較した場合、比較的
に短いからである。
【００１９】ＩＣのカプセル封じ化およびモールド時に
おいて使用されるプラスチックのタイプは多種にわた
る。熱可塑性のもの、熱硬化性のもの、フェノール樹脂
系のもの、シリコーン樹脂系のもの、及びエポキシ樹脂
系のものなどが使用されている。プラスチック集積回路
の上記プラスチックＩＣパッケージ本体をモールドする
時に使用される幾つかのプラスチックは、不活性充填材
を含む。当該不活性充填材は、一般的に、シリカすなわ
ち粉末化された石英ガラスを含み、それによって、内部
のシリコン・チップやリード線・フレームに対して、上
記プラスチックＩＣパッケージ本体の熱伝導性を改善す
ると共に、プラスチックＩＣパッケージ本体の熱膨張係
数を内部シリコンチップやリード線・フレームのそれに
合致させる助けをする。図１に示される実施例におい
て、上記プラスチック２０４が、リード線の成形工程に
さらされる場合、プラスチック２０４が仮に脆性的であ
ると、プラスチック２０４の或るものは、破砕して飛び
散る可能性がある。このことによって、最終的な電子製
品内の周囲のコンポーネントに、望ましくない粒子汚染
が引き起こされる危険が生じさせられる。従って、脆性
的なプラスチックの場合、当該プラスチックを、曲げが
形成されるリード線の領域（膝と踵）において使用する
ことは避けた方が良い。曲げの領域においてプラスチッ
クを使用することを避ける今一つの理由は、集積回路の
上記プラスチックＩＣパッケージ本体とプリント回路基
板との間に何らかの全体的な柔軟性を残すためである。
通常の振動や衝撃の際に基板が撓む時、プラスチックＩ
Ｃパッケージ本体と基板との間に何らかの柔軟性がなけ
ればならない。そうでないと、プラスチックＩＣパッケ
ージ本体が壊れてしまう。開口を設ける更に今一つの理
由は、洗浄工程で使用される流体のための入口を設ける
ためである。
【００２０】図２は、リード線間の領域３００には、プ
ラスチック２０４が存在しない点を除いて、図１におけ
る場合と同様の集積回路を示す。プラスチックの別個の
領域は、別々にモールドされ得る。しかしながら、この
ことは、現行のモールドに対して変更を余儀なくさせ
る。図２の実施例を作るための好ましいプロセスにおい
て、プラスチック２０４は、連続的なバンドとしてモー
ルドされ、次いで、不必要な部分が切断ダイによって除
去される。図１３との関連で、プラスチックの除去工程
は、以下において更に示される。
【００２１】上述の通り、図１および図２におけるリー
ド線２０２の足は、未だ曲げを受け易い。図３は、長く
伸ばされて、複数の曲部を有するように逆「Ｊ」字形状
に成形されるリード線を示す。リード線の爪先４００相
互間のプラスチック４０２は、付加的な支持を提供す
る。リード線の足の領域の各々の側（踵と爪先）にはプ
ラスチックのバンドが形成されているので、最も重要な
領域において最大限の支持がなされる。
【００２２】図３に示される爪先４００間のプラスチッ
ク４０２は、図１および図２に対して検討された通り
に、プラスチックＩＣパッケージ本体２００に沿ってモ
ールドされ得る。このことは、各々のリード線の足の領
域におけるプラスチックの除去を余儀なくさせる。しか
しながら、各々のリード線の足は、半田に対して適切な
濡れ性を提供するために、表面が完全に洗浄される。従
って、図３に示される上記実施例を作るための好ましい
プロセスにおいて、上記プラスチック４０２は、別個に
モールドされ、それによって、重要な半田付け領域の汚
染が回避される。このことは、プラスチックのモールド
の改変を余儀なくさせる。
【００２３】上述の通り、本発明の一つの目的は、現行
のパッケージングのプロセスと装置とに対する変更を最
小限度のものにすることである。図１および図２に示さ
れる通りのリード線間のプラスチックは、現行のプラス
チック・モールドに対して何ら変更を加えることなしに
実現される。モールドの変更なしに、上記の通り実現さ
れるプラスチックは、リード線と厚みが同じである。リ
ード線と同じ厚みのプラスチックは、多くの応用面で充
分な強度を与える。しかしながら、当該プラスチックの
厚みをリード線の厚みよりも大きくすれば、更に大きな
強度を得ることができる。図４乃至図６は、リード線よ
りも厚みが大きなプラスチックを示す。当該プラスチッ
クは、上記リード線の上方および下方に伸びる。
【００２４】図４は、一段と厚さが大きなプラスチック
５００は、リード線間にモールドされると同時にリード
線の下面にもモールドされる一つの実施例を示す。以下
に検討される通り、このことは、モールドの変更と同時
に、リード線成形装置の変更をも余儀なくさせる。図４
の実施例を作るための好ましいプロセスにおいて、プラ
スチックは、連続的な帯として、リード線間に形成され
る。図２および図３の場合と同じく、図４における膝の
領域のプラスチックは、切断ダイを使用することによっ
て選択的に除去される。
【００２５】図５は、一段と厚さが大きなプラスチック
６００が、リード線の上方と下方の双方にモールドされ
る一つの実施例を示す。図２乃至図４の場合と同様に、
図５のプラスチックは、リード線の膝の領域において選
択的に除去されている。リード線の上方のプラスチック
は、一般的に使用される成形ダイに干渉するので、異な
る成形装置が必要とされる。
【００２６】図６は、リード線が、一段と長く形成され
ると共に、図３の場合と同様に逆「Ｊ」字形状に成形さ
れ、そしてリード線の上方と下方の双方に一段と厚さが
大きなプラスチック６００，７００が備えられる一つの
実施例を示す。
【００２７】図１乃至図６において、プラスチックＩＣ
パッケージ本体は、プラスチック製であり、そして、プ
ラスチック製のリード線補強材は、望ましくは、上記プ
ラスチックＩＣパッケージ本体と同時に、プラスチック
ＩＣパッケージ本体と同じ材質のプラスチックでもって
モールドされる。しかしながら、プラスチックリードの
強化を、別個の工程で別個の材質のプラスチックからモ
ールドすることもできる。特に、集積回路のパッケージ
本体がプラスチック製でない場合、別個のプラスチック
のモールド工程が必要になる。図７は、図６に示される
ものと同様のプラスチックリード補強材を有する金属
（一般的に、陽極酸化処理済アルミニウム）集積回路パ
ッケージを示す。しかしながら、図７において、集積回
路パッケージ本体８００に直接的に隣接するプラスチッ
クは存在しない。その理由は、集積回路パッケージ本体
８００が、モールドされるプラスチック製ではないから
である。図６に示される通りのパッケージを製造するた
めに、リード・フレームは、パッケージの組立に先立っ
て、プラスチックのモールドプロセスに投入される。ワ
イヤー・ボンドされたＩＣと、リード線間のプラスチッ
クとを有するリードフレームは、金属製パッケージの上
半分と下半分との間に配置されて全体的な組立体にされ
る。当該組立体は、エポキシ系接着剤８０８を使用する
ことによって相互にしっかりと固着され、そして密封さ
れる。
【００２８】図８は、成形すなわちプラスチックのモー
ルド前のリード線・フレームの一つのコーナ部の平面図
を示しており、リード・フレームは、図１および図２で
示された強化されたリード線において使用された通りの
ものである。金属のリード・フレーム９００は、ボンデ
ィング・ワイヤ９０４でもって、集積回路９０２にワイ
ヤ・ボンドされる。リード線・フレーム９００内におい
て、影領域は、金属を表し、非影領域は、開口領域を表
す。次のモールド工程において、プラスチックパッケー
ジ本体が、リード線・フレーム９００上にモールドされ
る。プラスチックパッケージ本体の側部は、破線ａ−ａ
まで伸びる。プラスチックはリード線間において、領域
９０６のようなに開口領域内に流入可能となる。金属バ
ンド９０８（線ｂ−ｂと線ｃ−ｃとの間）は、プラスチ
ックが線ｂ−ｂよりも更に遠くまで流れるのを防止する
ストッパである。金属バンドの部分（例えば、領域９１
４）は、次の切断工程で除去される。プラスチックが別
個の工程で（例えば、図７に示される金属製パッケージ
のための工程で）モールドされる場合には、金属バンド
９０８は足の領域内へのプラスチックの流入を阻止する
ために依然として必要である。線ｃ−ｃと線ｄ−ｄとの
間の金属が、引き続いてリード線の踵と足のそれぞれの
領域に形成される。線ｄ−ｄと線ｅ−ｅとの間の境界領
域９１２と、各コーナ部との双方における金属は、引続
く切断工程において完全に除去される。
【００２９】図９は、プラスチックのモールド後であっ
て、しかも切断／成形工程の前における、図８のリード
線・フレーム９００を示す。プラスチックＩＣパッケー
ジ本体１０００は、集積回路を覆う。プラスチック１０
０２は、金属バンド９０８の端まで、リード線間にモー
ルドされる。図２に示される実施例の場合、各々の当該
プラスチック１００２の領域の一部（例えば、プラスチ
ック領域１００４）は、引続く切断工程において除去さ
れる。
【００３０】図１０乃至図１２は、図１に示されるプラ
スチックＩＣパッケージ本体を生産するための、モール
ド／切断／成形工程用の設備を示す。図１０は、プラス
チックＩＣパッケージ本体と、図１および図２に示され
る通りのリード線間にあるプラスチックとを形成するた
めのプラスチックのモールドの断面図を示す。図８に示
される通り、集積回路９０２は、ボンディング・ワイヤ
９０４でもってリード線・フレーム９００に接続され
る。リード線・フレーム９００は、図８の切断線１１−
１１に沿って切断される。金属バンド９０８は、プラス
チックが金属バンドを越えて流れるのを阻止する。境界
領域９１２は、後の切断工程で除去される。
【００３１】図１１は、リード線間にある上記金属バン
ド（ストップ・バー）の一部（図８および図９の領域９
１４）を除去するための切断設備の断面図である。切断
ダイ１２００は、金属バンドの不要部分の領域９１４を
切断する。図２０に示されるような従来技術によるプラ
スチック集積回路パッケージの場合、金属バンドは、プ
ラスチック集積回路パッケージ本体に隣接する。従っ
て、切断ダイは、プラスチックに隣接して切断を行わな
ければならない。このことは、上記切断ダイの許容誤差
を厳しくする一方、上記プラスチック集積回路パッケー
ジ本体に対する損傷の危険度を高める。図１１に示され
る本発明のための切断ダイの構成においては、切断ダイ
に対して要求される許容誤差が緩められる。なぜなら
ば、除去する必要がある金属の領域９１４の各側に切断
刃のためのクリアランスが存在するからである。
【００３２】図１２は、最終的な成形／切断工程用の設
備を示す。組合わせ成形／切断ダイ１３００はリード線
を成形して、リード線・フレームの境界領域９１２を切
り離す。リード線の全てが、上記ダイ１３００の単一の
行程で成形され切断される。
【００３３】図１３は、図２に示される通りのプラスチ
ック集積回路パッケージ本体を生産するための切断設備
の断面図である。図１３において、切断ダイ１４００
は、リード線間のプラスチック１００４の一部分を除去
するための切断面１４０２を有する。特に、図１３にお
ける当該切断面１４０２は、図２に示される領域３００
を創出する。
【００３４】図１４は、図４に示される通りにリード線
の下方にプラスチックをモールドするためのプラスチッ
クのモールドの断面図を示す。図１０と図１４を比較す
ると、図１４におけるモールドは、キャビティに付加的
な溝１５００を有する。キャビティによって、リード線
間のプラスチックは、リード線よりも厚みが大きくなる
ことが許容される。膝の領域９０６において、プラスチ
ックは、リード線の幅までモールドされる。溝１５００
の領域において、プラスチックは、リード線よりも大き
な厚みにモールドされる。図４に示されるリード線を形
成するために、図１３に示される切断設備は、リード線
の下方に上記の大きな厚みを有する当該プラスチックを
受入れるための付加的な溝を必要とする。更に、図１２
に示される成形／切断設備は、リード線の下方に上記の
一段と厚みのあるプラスチックを受入れるための付加的
な溝を必要とする。これらの溝は、図１５に示される
（１６０１および１６０２）。
【００３５】図５乃至図７に示される通りに、リード線
の上方および下方でプラスチックを強化するためには、
プラスチックのモールドに、リード線の上方および下方
の位置において、溝を設ける必要がある。同様に、図１
３に示される切断設備の場合にも、上記の一段と厚みが
大きなプラスチックを受入れるための溝を、リード線の
上方および下方の位置に設ける必要がある。しかしなが
ら、リード線の上方のプラスチックの場合、成形工程の
変更が一段と高価なものになる。図１２に示される通り
の成形ダイは、成形工程において、リード線の頭頂部を
削ぎ取る。従って、図１２に示される通りの成形ダイ
は、リード線の上方のプラスチックを破壊する傾向を有
する。
【００３６】図１５は、リード線の表面の上方および下
方の双方にプラスチックを備えたリード線を成形／切断
するための設備を示す。角度付きダイ１６０３は、切断
加工を行い、次いで、リード線上のプラスチックを削ぎ
取ったり破壊したりすることなしに、曲げ加工を行う。
溝１６０１と同１６０２は、リード線の下方でプラスチ
ックを受入れる。
【００３７】図６および図７に示される通りの「爪先」
を備えたリード線の場合、多数の行程にわたる切断／成
形作業が必要とされる。図１５に示される上記の設備の
１つの変形例を、図６および図７に示される通りのリー
ド線のための最初の切断／成形工程においても、使用す
ることができる。図１６は、図６および図７に示される
通りのリード線のための最終的な切断／成形工程のため
の設備を示す。成形ダイ１７００は、各々のリード線の
爪先を成形する。
【００３８】図１７は、図２乃至図６に示される通りの
プラスチック集積回路パッケージ本体を作るためのプロ
セスを示すフローチャートである。第１ステップ１８０
０は、取り付けられた集積回路を備えたリード線・フレ
ームをプラスチックのモールドの中に置くためのもので
ある。次のステップ１８０２は、リード線・フレームに
おいて、プラスチックＩＣパッケージ本体と、リード線
間のプラスチックとをモールドするためのものである。
次のステップ１８０４は、プラスチックのモールドか
ら、モールドされた組立体を取り出すためのものであ
る。次いで、リード線間のプラスチックが所定の領域か
ら除去される（ステップ１８０６）。当該所定の領域に
おいて、曲げ加工が行われる。次いで、上記リード・フ
レームの境界と、上記金属バンド（ストップバー）の一
部分とが除去される（ステップ１８０８）。最後に、上
記リード線が、機械的に成形される（ステップ１８１
０）。
【００３９】図１８は、図７に示される通りの金属集積
回路パッケージを作るためのプロセスを示すフローチャ
ートである。第一ステップ１９００は、リード線・フレ
ームを、プラスチックのモールド内に置くためのもので
ある。次いで、プラスチックの一つの、又はそれ以上の
数のバンドが、リード線上にモールドされる（ステップ
１９０２）。モールドから取り外された後（ステップ１
９０４）、リード線・フレームは、集積回路に対して電
気的に接続される（ステップ１９０６）。リード線・フ
レームと、プラスチックバンドと、集積回路とを含む組
立体は、次いで、金属製パッケージの２分割体の間に粘
着的に接着させられる（ステップ１９０８）。最後に、
リード線・フレームの境界が切り取られ（ステップ１９
１０）、次いでリード線が成形される（ステップ１９１
２）。
【００４０】図１９は、ガラスで強化されたリード線・
フレームを有するセラミック集積回路パッケージを示
す。セラミック集積回路パッケージのデザインには無数
のバリエーションが存在するが、図１９に示されるタイ
プのものを、本発明の適用例を示すものとして使用す
る。図１９のセラミック集積回路パッケージは、予め製
造されたセラミック・ベース２０００と、予め製造され
たセラミック・フレーム２００２と、取り付けられた集
積回路を備えるリード線・フレーム２００４とを有す
る。上述のコンポーネントは全て、ガラス・シール２０
０８と共に挟持される。予め製造されたセラミック製の
トップ・カバーは、図示されていない。ガラス・シール
で使用される材料は、一般的に、４２０℃未満の温度で
流動する。活性素子を有する挟持体は、一般的に、炉内
で密封される。本発明においては、ガラス・ペースト
（ガラスと、有機系バインダと、溶媒とを混合したも
の）が、図７におけるプラスチックのモールドによって
形成されたバンドと類似したバンドのリード線に適用さ
れる。上記ペースト中のガラスは、上記挟持体のシール
か又は同じ融点を有するその他の異なるガラス・シール
のガラスの組成に使用されるガラスと同じ組成でもよ
い。上記ペーストのバンドを、スクリーニング(screeni
ng) か、ステンシリング(stenciling)か、又は押出しか
のいずれかによって適用することができる。代替的プロ
セスとして、ガラス棒を、焼成工程に先立って所定の位
置に単純に保持される。次いで、ガラスバンドは、上記
挟持体のシールと同じ時に溶融される。このようにして
得られたガラスバンド２００１は、リード線相互を結合
させる。リード線は、図１２か、又は図１５および図１
６に示される通りに切断および成形される。
【００４１】本発明の上記説明は、図解および説明を目
的として提示されたものである。従って、ここで留意す
べき点は、上記説明の意図が、本発明を、ここで開示さ
れた詳細な形状に限定することではないと言う点であ
る。即ち、上記説明における教示に照し、その他の改変
例やバリエーションが可能であるからである。上記実施
例が選択され且つ説明されたことによって、本発明の原
理やその実務上の応用例が最も良く説明されたので、他
の当業者は、本発明を、予想される特定の用途に合うよ
うな種々の実施例や改変例の形で利用することができ
る。従来技術によって限定されるものを除いて、本発明
のその他の代替的な実施例を含むように本願の特許請求
の範囲の欄の記載は解釈されるように意図される。
【００４２】例えば、表面マウント形パッケージは又、
「Ｊ」字形状のリード線を有する。リード線は、上記パ
ッケージの本体の下方でカールする。これらのリード線
は、本質的に曲げを受けにくい。なぜならば、リード線
の先端の露出部分が少ないからである。しかしながら、
リード線が小さくなればなるほど、これらのリード線に
強化を追加することが望ましくもなる。強化用のプラス
チックまたはガラスを加えるためのプロセスは、上述の
通りに遂行される。当該「Ｊ」字形状の構成と、図３、
６および７に示される逆「Ｊ」字形状との間の唯一相違
点は、上記成形工程に存する。Ｊ字形状リード線の成形
例に関しては、上記インテル(Intel) のパッケージング
・ハンドブック図１３〜１７を参照されたし。更に、セ
ラミック製パッケージは、リード・フレームの代わり
に、ろう付けリード線を使用することもできる。これら
のパッケージに対しては、ガラス強化材を、ろう付け前
に添加することができる。次いで、剛性的なガラス製補
強材が使用されたリード線のアッセンブリが、ろう付け
される。
【００４３】或る種のフラットパック(flatpack)パッケ
ージは、成形されたリード線を有さない。一般的に、上
記集積回路パッケージ本体は、プリント回路基板の孔内
に挿入される。プラスチックまたはガラスを使用するこ
とによって、例え、リード線の「足」領域が限定されて
いない場合でも、リード線の曲げを防止することができ
る。
【００４４】その他の応用例は、貫通穴(through hole)
パッケージを含む。集積回路パッケージ本体は、リード
線の成形を必要とし、リード線によって挿入深さが制限
される。プラスチックまたはセラミックを使用すること
によって、デプス・ストップ(depth stop)を提供するこ
とができる。
【００４５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、集積回路パッケージ本体から所定の間隔をもって
導出する複数の金属リード線の互いに隣接する空間にプ
ラスチックまたはガラスをモールドするように構成した
ので、プラスチックまたはガラスにより、隣接するリー
ド線を相互に保持し合うことになり、従って各リード線
の剛性を高めることができる。これに伴い、リード線の
曲がりの発生を防止することができ、さらに、リード線
の整列と位置の安定性が向上し、リード線同士のシヨー
トや損傷を防止できる。加えて、いかなるパッケージ本
体に対しても適用可能であるという効果を奏する。
【図面の簡単な説明】
【図１】リード線間にプラスチックのリード補強材を有
するプラスチック製のガル・ウイング表面マウント集積
回路の一つのコーナ部の斜視図である。
【図２】リード線間にプラスチックのリード補強材を有
するが曲げが形成される領域には存在しないプラスチッ
ク製のガル・ウイング表面マウント集積回路の一つのコ
ーナ部の斜視図である。
【図３】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有するプラスチック製のガ
ル・ウイング表面マウント集積回路の一つのコーナ部の
斜視図である。
【図４】リード線間および下方にプラスチックのリード
補強材を有するプラスチック製のガル・ウイング表面マ
ウント集積回路の断面図である。
【図５】リード線間、下方および上方にプラスチックの
リード補強材を有するプラスチック製のガル・ウイング
表面マウント集積回路の断面図である。
【図６】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有するプラスチック製のガ
ル・ウイング表面マウント集積回路の断面図である。
【図７】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有する金属表面マウント集
積回路の断面図である。
【図８】リード線フレームの一つのコーナ部の平面図で
ある。
【図９】プラスチックモールド後の図８のリード線フレ
ームの平面図である。
【図１０】プラスチックモールドとリード線フレームを
有する集積回路の断面図である。
【図１１】リード線間のストップバーの部分を除去する
ためのメタル切断設備の断面図である。
【図１２】メタル成形／切断設備の断面図である。
【図１３】リード線間のモールドされたプラスチックの
部分を除去するための切断設備の断面図である。
【図１４】リード線の下方のプラスチックをモールドす
るために改変されたプラスチックモールドの断面図であ
る。
【図１５】図５に示される通りにリード線を成形しかつ
切断するためのメタル成形／切断設備の断面図である。
【図１６】図６および図７に示される通りにリード線を
最終的に成形するためのメタル成形設備の断面図であ
る。
【図１７】補強されたリード線を有するプラスチック集
積回路を作るためのプロセス用のフローチャートであ
る。
【図１８】補強されたリード線を有する金属集積回路パ
ッケージを作るためのプロセス用のフローチャートであ
る。
【図１９】ガラスで補強されたリード線を有するセラミ
ック集積回路パッケージの一つのコーナ部の斜視図であ
る。
【図２０】従来技術のガル・ウイング表面マウント集積
回路の一つのコーナ部の斜視図である。
【図２１】名称を図解するための従来技術のリード線の
断面図である。
【符号の説明】
２００，１０００ プラスチックＩＣパッケージ本体 ２０２ リード線 ２０４，４０２，５００，６００，７００，１００２，
１１００ プラスチック ８００ 集積回路パッケージ本体 ９００ リード線フレーム ９０２ 集積回路 ９０８ 金属バンド １００４ プラスチック領域 １００，１２００，１３００，１４００ 切断ダイ １７００ 成形ダイ
【手続補正書】
【提出日】平成６年１１月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】リード線間にプラスチックのリード補強材を有
するプラスチック製のガル・ウイング表面マウント集積
回路の一つのコーナ部の斜視図である。
【図２】リード線間にプラスチックのリード補強材を有
するが曲げが形成される領域には存在しないプラスチッ
ク製のガル・ウイング表面マウント集積回路の一つのコ
ーナ部の斜視図である。
【図３】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有するプラスチック製のガ
ル・ウイング表面マウント集積回路の一つのコーナ部の
斜視図である。
【図４】リード線間および下方にプラスチックのリード
補強材を有するプラスチック製のガル・ウイング表面マ
ウント集積回路の断面図である。
【図５】リード線間、下方および上方にプラスチックの
リード補強材を有するプラスチック製のガル・ウイング
表面マウント集積回路の断面図である。
【図６】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有するプラスチック製のガ
ル・ウイング表面マウント集積回路の断面図である。
【図７】「逆Ｊ」字形状に形成されたリード線およびプ
ラスチックのリード補強材を有する金属表面マウント集
積回路の断面図である。
【図８】リード線フレームの一つのコーナ部の平面図で
ある。
【図９】プラスチックモールド後の図８のリード線フレ
ームの平面図である。
【図１０】リード線間のストップバーの部分を除去する
ためのメタル切断設備の断面図である。
【図１１】メタル成形／切断設備の断面図である。
【図１２】リード線間のモールドされたプラスチックの
部分を除去するための切断設備の断面図である。
【図１３】リード線の下方のプラスチックをモールドす
るために改変されたプラスチックモールドの断面図であ
る。
【図１４】図５に示される通りにリード線を成形しかつ
切断するためのメタル成形／切断設備の断面図である。
【図１５】図６および図７に示される通りにリード線を
最終的に成形するためのメタル成形設備の断面図であ
る。
【図１６】補強されたリード線を有するプラスチック集
積回路を作るためのプロセス用のフローチャートであ
る。
【図１７】補強されたリード線を有する金属集積回路パ
ッケージを作るためのプロセス用のフローチャートであ
る。
【図１８】ガラスで補強されたリード線を有するセラミ
ック集積回路パッケージの一つのコーナ部の斜視図であ
る。
【図１９】従来技術のガル・ウイング表面マウント集積
回路の一つのコーナ部の斜視図である。
【図２０】名称を図解するための従来技術のリード線の
断面図である。
【符号の説明】 ２００，１０００ プラスチックＩＣパッケージ本体 ２０２ リード線 ２０４，４０２，５００，６００，７００，１００２，
１１００ プラスチック ８００ 集積回路パッケージ本体 ９００ リード線フレーム ９０２ 集積回路 ９０８ 金属バンド １００４ プラスチック領域 １００，１２００，１３００，１４００ 切断ダイ １７００ 成形ダイ
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２０】
【図１】
【図２】
【図３】
【図６】
【図１９】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１４】
【図１０】
【図１１】
【図１３】
【図１２】
【図１５】
【図１８】
【図１６】
【図１７】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハヴィン・ユージーン・ブラッドリー アメリカ合衆国コロラド州フォート・コリ ンズ シェフライド・サークル・ウエスト 2433

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を内包した集積回路パッケージ
    本体からそれぞれ所定の間隔をもって導出されプリント
    回路基板に半田付けするために形成された複数の金属製
    リード線と、この複数のリード線の互いに隣接する空間
    に部分的に充填される非導電性のプラスチックを備えた
    強化リードを有する集積回路パッケージ。
JP5269580A 1992-10-02 1993-10-01 集積回路パッケージ Pending JPH07169903A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US955,622 1992-10-02
US07/955,622 US5281851A (en) 1992-10-02 1992-10-02 Integrated circuit packaging with reinforced leads

Publications (1)

Publication Number Publication Date
JPH07169903A true JPH07169903A (ja) 1995-07-04

Family

ID=25497092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5269580A Pending JPH07169903A (ja) 1992-10-02 1993-10-01 集積回路パッケージ

Country Status (3)

Country Link
US (2) US5281851A (ja)
JP (1) JPH07169903A (ja)
GB (1) GB2271469B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads
US5525547A (en) * 1992-12-16 1996-06-11 Hitachi, Ltd. Method of fabricating a molded semiconductor device having blocking banks between leads
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
JP3773679B2 (ja) * 1998-11-20 2006-05-10 富士通株式会社 テープキャリアパッケージ
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
US7135335B2 (en) * 1999-05-28 2006-11-14 Stemcell Technologies Inc. Method for separating cells using immunorosettes
JP3819728B2 (ja) * 2001-04-13 2006-09-13 三洋電機株式会社 リードフレームを具えた電子部品
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US20060192273A1 (en) * 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof
KR100648916B1 (ko) * 2005-04-12 2006-11-27 주식회사 심텍 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
JP4442514B2 (ja) * 2005-05-27 2010-03-31 日立工機株式会社 卓上切断機
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
DE102008029104B3 (de) * 2008-06-20 2010-01-14 Hansatronic Gmbh Verfahren zur Herstellung eines mehrteiligen Hybridbauteils
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
DE102008042335A1 (de) * 2008-09-24 2010-03-25 Robert Bosch Gmbh Gehäuse für eine elektrische Schaltung
US8225475B2 (en) * 2008-12-10 2012-07-24 Omnetics Connector Corporation Alignment device for fine pitch connector leads
CN101630676B (zh) * 2009-04-02 2011-05-11 嘉兴斯达微电子有限公司 新型直接敷铜基板布局的绝缘栅双极性晶体管模块
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
KR101388815B1 (ko) * 2012-06-29 2014-04-23 삼성전기주식회사 반도체 패키지
US9805955B1 (en) 2015-11-10 2017-10-31 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
FR3089749B1 (fr) * 2018-12-05 2020-11-27 Valeo Equip Electr Moteur Module électronique
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3057808A (en) * 1960-03-22 1962-10-09 Pure Oil Co Carbon-nitrogen polymers and preparation thereof
US3716764A (en) * 1963-12-16 1973-02-13 Texas Instruments Inc Process for encapsulating electronic components in plastic
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
US3961103A (en) * 1972-07-12 1976-06-01 Space Sciences, Inc. Film deposition
DD136670A1 (de) * 1976-02-04 1979-07-18 Rudolf Sacher Verfahren und vorrichtung zur herstellung von halbleiterstrukturen
GB2095030B (en) * 1981-01-08 1985-06-12 Canon Kk Photoconductive member
US4490453A (en) * 1981-01-16 1984-12-25 Canon Kabushiki Kaisha Photoconductive member of a-silicon with nitrogen
US4461820A (en) * 1981-02-06 1984-07-24 Canon Kabushiki Kaisha Amorphous silicon electrophotographic image-forming member having an aluminum oxide coated substrate
US4464451A (en) * 1981-02-06 1984-08-07 Canon Kabushiki Kaisha Electrophotographic image-forming member having aluminum oxide layer on a substrate
JPS57135442A (en) * 1981-02-16 1982-08-21 Fuji Photo Film Co Ltd Magnetic recording medium and its manufacture
US4471016A (en) * 1981-03-02 1984-09-11 Ball Corporation Article having a scratch resistant lubricated glass surface
US4343641A (en) * 1981-03-02 1982-08-10 Ball Corporation Article having a scratch resistant lubricated glass surface and its method of manufacture
JPS5829119A (ja) * 1981-08-14 1983-02-21 Shin Etsu Chem Co Ltd 帯電防止性磁気テ−プ
US4477549A (en) * 1981-09-28 1984-10-16 Konishiroku Photo Industry Co., Ltd. Photoreceptor for electrophotography, method of forming an electrostatic latent image, and electrophotographic process
US4486521A (en) * 1982-03-16 1984-12-04 Canon Kabushiki Kaisha Photoconductive member with doped and oxygen containing amorphous silicon layers
US4594294A (en) * 1983-09-23 1986-06-10 Energy Conversion Devices, Inc. Multilayer coating including disordered, wear resistant boron carbon external coating
US4540636A (en) * 1983-12-27 1985-09-10 General Motors Corporation Metal bearing element with a score-resistant coating
US4693927A (en) * 1984-03-19 1987-09-15 Fuji Photo Film Company Limited Magnetic recording medium and process for producing the same
US4490229A (en) * 1984-07-09 1984-12-25 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Deposition of diamondlike carbon films
US4770940A (en) * 1984-09-10 1988-09-13 Ovonic Synthetic Materials Company Glow discharge method of applying a carbon coating onto a substrate and coating applied thereby
EP0176636B1 (en) * 1984-09-28 1990-05-09 Japan Synthetic Rubber Co., Ltd. Polymeric thin film and products containing the same
EP0182367B1 (en) * 1984-11-20 1990-04-18 Hitachi Maxell Ltd. Magnetic recording medium and production of the same
JPS61163273A (ja) * 1985-01-14 1986-07-23 Sumitomo Electric Ind Ltd 被覆硬質部材
US4634648A (en) * 1985-07-05 1987-01-06 Xerox Corporation Electrophotographic imaging members with amorphous carbon
US4620898A (en) * 1985-09-13 1986-11-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Ion beam sputter etching
JPS6298759A (ja) * 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
US4647494A (en) * 1985-10-31 1987-03-03 International Business Machines Corporation Silicon/carbon protection of metallic magnetic structures
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
US4735840A (en) * 1985-11-12 1988-04-05 Cyberdisk, Inc. Magnetic recording disk and sputtering process and apparatus for producing same
DD243514B1 (de) * 1985-12-17 1989-04-26 Karl Marx Stadt Tech Hochschul Hartstoffschichten fuer mechanisch und korrosiv beanspruchte teile
US5073241A (en) * 1986-01-31 1991-12-17 Kabushiki Kaisha Meidenshae Method for carbon film production
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
US4833031A (en) * 1986-03-20 1989-05-23 Matsushita Electric Industrial Co., Ltd. Magnetic recording medium
AU7266587A (en) * 1986-05-08 1987-11-12 Meidensha K.K. Luminescent material, process for producing it and luminescent semiconductor device using it
US4880687A (en) * 1986-05-09 1989-11-14 Tdk Corporation Magnetic recording medium
US4840844A (en) * 1986-06-02 1989-06-20 Hitachi, Ltd. Magnetic recording medium
US4761880A (en) * 1986-12-08 1988-08-09 International Business Machines Corporation Method of obtaining surface mount component planarity
JPH0827940B2 (ja) * 1987-04-24 1996-03-21 日本電気株式会社 磁気記憶体およびその製造方法
US4796080A (en) * 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
DE3725700A1 (de) * 1987-08-03 1989-02-16 Siemens Ag Neues halbleitergrundmaterial
JPH02149673A (ja) * 1988-11-29 1990-06-08 Citizen Watch Co Ltd カーボン硬質膜を被覆した部材
DE3842635A1 (de) * 1988-12-17 1990-06-21 Basf Ag Scheibenfoermige magnetische aufzeichnungstraeger, verfahren zu ihrer herstellung und informationsspeicher, enthaltend diese aufzeichnungstraeger
JPH02225673A (ja) * 1989-02-27 1990-09-07 Meidensha Corp アモルファス炭素系薄膜の製造方法
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5110679A (en) * 1990-04-24 1992-05-05 The Regents Of The University Of California Hard carbon nitride and method for preparing same
US5104827A (en) * 1990-11-27 1992-04-14 Lsi Logic Corporation Method of making a plastic-packaged semiconductor device having lead support and alignment structure
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads

Also Published As

Publication number Publication date
GB9320224D0 (en) 1993-11-17
GB2271469A (en) 1994-04-13
US5750422A (en) 1998-05-12
US5281851A (en) 1994-01-25
GB2271469B (en) 1995-08-09

Similar Documents

Publication Publication Date Title
JPH07169903A (ja) 集積回路パッケージ
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
CN104167395B (zh) 薄轮廓引线半导体封装
US5041902A (en) Molded electronic package with compression structures
US7268414B2 (en) Semiconductor package having solder joint of improved reliability
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP5417572B2 (ja) チップ抵抗器とその製造方法
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
KR100242393B1 (ko) 반도체 패키지 및 제조방법
JP6805176B2 (ja) 統合されたクリップ及びリード、並びに、回路をつくる方法
CN108463886A (zh) 具有改进接触引线的扁平无引线封装
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
CN105789074A (zh) 用于制造半导体器件的方法
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
JP2002043494A (ja) 集積回路用の平坦化されたプラスチック・パッケージ・モジュール
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
US11081428B2 (en) Electronic device with three dimensional thermal pad
JPH11150213A (ja) 半導体装置
JPS63296252A (ja) 樹脂封止型半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
KR100191859B1 (ko) 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법
KR960002091B1 (ko) 반도체 패키지
JPH02129952A (ja) 樹脂封止形半導体装置の製造方法