JPS617973A

JPS617973A - マイクロコンピユ−タの動作モ−ド制御回路およびその使用方法

Info

Publication number: JPS617973A
Application number: JP59129809A
Authority: JP
Inventors: Masaya Miyazaki; 雅也宮崎; Toshiaki Suzuki; 敏明鈴木; Takashi Sakao; 坂尾　隆; Makoto Yamatani; 山谷　誠
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-06-22
Filing date: 1984-06-22
Publication date: 1986-01-14
Anticipated expiration: 2009-09-28
Also published as: JPH0677266B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はマイクロコンピュータの機能をＬＳＩのチップ
外部に拡張するためのマイクロコンピュータの動作モー
ド制御回路およびその使用方法に関するものである。

従来例の構成とその問題点近年、シングルチップ・マイクロコンピュータは、その
応用分野の拡大に伴い使用形態が多様化し、単体で使用
する場合と、外部にＲＯＭ　（！Ｊ−ド・オンリー・メ
モリー）やＲＡＭ　（ランダム・アクセス・メモリー）
などの周辺チップを拡張接続して使用する場合がある。

したがって、シングルチップマイクロコンピュータは、
その使用形態に順じた動作モードを持ち、端子から動作
モードを入力することによって、同一チップで複数の使
用形態に対応している。

従来この動作モード制御回路には２つの種類がある。１
つは動作モード入力専用の端子を設け、その端子を直接
プルダウンあるいはプルアップすることによって動作モ
ードを入力するものであり、もう１つは、専用の端子を
設けることなく、外部から同期信号を入力することによ
って、通常は入力専用端子として機能している端子から
動作モードを入力するものである。以下にそれぞれを図
を参照して説明する。

第１図は、動作モード入力専用の端子を設けた動作モー
ド制御回路のブロック図であり、１．２はプルアップト
ランジスタ、３，４は動作モード入力端子、５，６は、
クロックパルス７の立ち下り時に動作モード入力端子３
，４のそれぞれの信号レベルを記憶するフリップフロッ
プ、８はフリップフロップの出力をデコードし、それぞ
れの動作モードに必要な制御信号を生成する動作モード
制御用デコーダである。この動作モード制御回路は、そ
れぞれの端子をプルアップするかプルダウンするという
簡単な外部回路の組み合せで４つの動作モードを選択す
ることができるが、近年はシンクルチップ・マイクロコ
ンピュータの応用分野の拡大に伴いさらに多くの動作モ
ードを設けたいという要求があり、そのためには動作モ
ード入力専用の端子を増加させる必要がある。しかしな
がら、マイクロコンピュータの端子数はコスト面から大
きく制約されており、容易に動作モードを増やすことは
できない。

第２図は、通常の入力専用端子から外部からの同期信号
によって動作モードを入力する動作モード制御回路のブ
ロック図と動作モードを入力するための外部回路の一例
を示すブロック図である。

９．１０は入力専用端子であり、ＲＥＳＥＴ信号１６が
ローレベルを保つ時それぞれの信号レベルは、ＩＮ信号
１１がアクティブの時、ドライバ１２゜１３によってデ
ータバス１４及び１６に送出される。ＲＥＳＥＴ信号１
ｅｓがハイレベルからローレベルに変化する時、フリッ
プフロップ５，６は、それぞれ端子９．１０の信号レベ
ルをラッチし、その出力は動作モード制御用デコーダに
よってデコードされ、それぞれの動作モードに必要な制
御信号を生成する。１７はマルチプレクサであり、ＲＥ
ＳＥＴ信号１６がローレベルの時はマルチプレクサの入
力端子１８．１９に入力されたレベルをそれぞれ入力端
子９．１０に出力し、ＲＥＳＥＴ信号がハイレベルの時
は、プルアップ抵抗２０゜２１、スイッチ２１，２３に
よって設定されたレベルが入力端子９，１０に出力され
、スイッチ２２を閉じた時は入力端子９が、スイッチ２
３を閉じた時は入力端子１０がそれぞれローレベルにな
シ、スイッチを開いた時はハイレベルになる。すなわち
、ＲＥＳＥＴ信号がローレベルの時はマルチプレクサの
入力端子１８．１９の信号レベルが、ＩＮ信号１１に同
期してデータバス１４．１５に入力され、ＲＥＳＥＴ信
号がハイレベルからローレベルに変化すると、スイッチ
２２．２３で設定された信号レベルによって動作モード
が決定される。この動作モード入力回路の場合は、それ
専用の入力端子を設ける必要はないが、動作モード専用
の入力端子を設けた場合と比較するとわかるように、外
部回路が複雑になるという欠点がある。

発明の目的本発明は上記のような従来の問題点を解決するものであ
シ、専用の入力端子数を増加させることなく、複雑な外
部回路なしで動作モードを増加させることを可能にする
。

発明の構成本発明のマイクロコンピュータの動作モード制御回路は
、動作モードを指示する第１及び第２端子を設け、第１
端子を入力及びクロック信号を出力する双方向の端子と
し、第２端子を入力専用端子としたものであり、２本の
動作モード制御端子から簡単な外部回路によって、動作
モード制御端子を増加することなく動作モードを増やす
ことができる。

実施例の説明以下本発明の０ＭＯ８構成の一実施例を図面を参照して
説明する。

第３図は本実施例のブロック図であり、２６゜２７は動
作モードを指定する端子２９はＰチャネルＭＯ８）ラン
ジスタ、３０はＮチャネルＭＯＳトランジスタ、３１．
３２，３３（ｄフリップフロップである。またＣＰＯと
ＣＰｌは互いにオーバーランプしないクロックパルス信
号である。以下この回路の動作を説明する。

まず、シングルチップ・マイクロコンピュータを単体で
使用する場合は、端子２６を解放状態にし、端子２７を
プルダウンする。ＣＰｏを反転して出力するゲート２８
の出力がハイレベルの時、ＰチャネルＭＯ８）ランジス
タ２９はオフし、ＮチャネルＭＯ３）ランジスタ３ｏは
オンし、端子２６にはローレベルが出力される。ゲート
２８の出力がローレベルの時は、ＰチャネルＭＯＳトラ
ンジスタ２９はオンし、ＮチャネルＭＯ３）ランジスタ
３ｏはオフし、端子２６にはハイレベルが出力される。

すなわち、ＣＰｏを反転させて出力するゲート２８の出
力をさらに反転させて端子２６に出力することになる。

したがってＣＰｏが第４図ａの時、フリップフロップ３
１の入力であるｘｌは第４図すに示すようになり、ＣＰ
Ｏの立ち下がシでｘｌ　をラッチするフリップフロップ
３１の出力ｙ１　はハイレベルを保持する。また端子２
７はプルダウンされているのでフリップフロップ３２及
び３３の入力であるｘ２は第４図すに示すようになり、
ＣＰｏの立ち下がりでｘ２をラッチするフリップフロッ
プ３２の出力ｙ２ハローレヘルを保持し、ＣＰｌの立ち
下がシでｘ２をラッチするフリップフロップ３３の出力
ｙ３　　はローレベルを保持する。このｙｌ、ｙ２．ｙ
３を、本実施例の動作モードの割り当ての一例である第
６図を参照するとシングルチップモードを選択したこと
になり、動作モード制御用デコーダはシングルチップモ
ードに必要な制御信号を生成する。尚第５図におけるＬ
はローレベル、Ｈはハイレヘルヲ表ワス。

次にシングルチップマイクロコンピュータの外部にＲＯ
Ｍを拡張する場合は端子２６と端子２７を短絡する。端
子２６には同様にＣＰｏが出力され、端子２７にはＣＰ
ｏが入力されることにな９、Ｘ　１．　！　２は第４図
Ｃに示すようになる。したがって（ｙｌ　、　ｙ２．　
ｙ３）−け、　Ｈ，Ｌ）となり第５図よりＲＯＭ拡張モ
ードが選択される。

同様にＲＡＭを外部に拡張する時は端子２６を解放し、
端子２７をプルアップしく第４図ｄ）、ＲＯＭとＲＡＭ
の両方を外部に拡張する時は、端子２６の出力を反転（
第４図ｅ）させて端子２７に入力することによって、そ
れぞれに対応するモードを選択することができる。

以上の４つのモードはチップ動作モードであるが、本実
施例には２つのチップ動作をテストするモードがある。

その１つはデバッグモードと呼ばれ、開発されたプログ
ラムが、シングルチップマイクロコンピュータを実際の
機器に組み込んだ時に正しく動作するかどうかをテスト
するためのモードであり、端子２６及び２７をともにプ
ルダウンする。この時端子２６は、送出されるＣＰｏと
は関係なく常時ローレベルになり、ｘｌ　’　ｘ２は第
４図ｆに示すようになり、第６図よりデバッグモードが
選択される。同様にシングルチップマイクロコンピュー
タのチップそのものをテストするチップテストモードは
、端子２６をプルダウン、端子２７をプルアップ（第４
図９）することによって選択される。

以上の２つのテストモードでは、端子２６をプルダウン
するために、Ｃ２０がハイレベルの間ＰチャネルＭＯ８
”）ランジスタ２９を通して多くの電流が流れるが、チ
ップの動作をテストするモードであシ、ＰチャネルＭＯ
３）ランジスタに適当なサイズのものを選択すれば問題
はない。

第６図に上記の動作モードの入力方法と、その外部回路
の１例を示す。ａがシングルチップモード、ｂがＲＯＭ
拡張モード、ＣがＲＡＭ拡張モード、ｄがＲＯＭ・・Ｒ
ＡＭ拡張モード、ｅがデバッグモード、ｆがチップテス
トモードである。尚、ＲＯＭの使用法、ＲＡＭの使用法
、接続などについては公知であるので、それらの説明は
省略する。

発明の効果以上のように、本発明は動作モードを指示する第１及び
第２端子を設け、第１端子を入力及びクロック信号を出
力する双方向の端子とし、第２端子を入力専用端子とす
ることによって、２本の動作モード入力端子から簡単な
外部回路で６種類の動作モードの入力を可能にし、第１
端子を開放、第２端子をプルダウンする第１モード、第
１端子を開放、第２端子をプルアップする第２モード、
第１端子の出力を第２端子に入力する第３モード、第１
端子の出力を反転させて第２端子に入力する第４モード
をチップ動作モードに割シ当てることによって、０ＭＯ
８構成のＬＳＩにおいて低消費電力を実現することがで
き、実用上きわめて有利なものである。

【図面の簡単な説明】

第１図は動作モード専用の端子を設けた従来のマイクロ
コンピュータの動作モード制御回路のブロック図、第２
図は通常の入力端子から外部からり３図は本発明≠ミー学ｊ′一実施例におけるマイクロコ
ンピュータの動作モード制御回路のブロック図第４図は
同タイミング図、第６図は同動作モードを示す図、第６
図は第３図の回路を用いた時の外部回路のブロック図で
ある。２６・・・・・・第１端子、２７・・・・第２端子、２
９・・・・・ＰチャネルＭＯ８）ランジスタ、３ｏ・−
・・・ＮチャネルＭＯ３）ランジスタ、３１．３２．３
３・　・・フリノプフロソフ。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第３図第４図第５図

Claims

【特許請求の範囲】

（１）マイクロコンピュータの動作モードを決定する情
報を指示する第１及び第２端子と、クロック源と、前記
クロック源のクロック信号を前記第１端子に出力するド
ライバと、前記第１端子の信号レベルを前記ドライバが
能動期間中にラッチする第１フリップフロップと、前記
第２端子の信号レベルを前記ドライバが能動期間中にラ
ッチする第２フリップフロップと、前記第２端子の信号
レベルを前記ドライバが非能動期間中にラッチする第３
フリップフロップを備えることを特徴とするマイクロコ
ンピュータの動作モード制御回路。
（２）マイクロコンピュータの動作モードを決定する情
報を指示する第１及び第２端子と、クロック源と、前記
クロック源のクロック信号を前記第１端子に出力するド
ライバと、前記第１端子の信号レベルを前記ドライバが
能動期間中にラッチする第１フリップフロップと、前記
第２端子の信号レベルを前記ドライバが能動期間中にラ
ッチする第２フリップフロップと、前記第２端子の信号
レベルを前記ドライバが非能動期間中にラッチする第３
フリップフロップを備えたマイクロコンピュータの動作
モード制御回路の使用に際し（前記第１端子を開放し、
前記第２端子をプルダウンする第１モード、前記第１端
子を開放し、前記第２端子をプルアップする第２モード
、前記第１端子の出力を前記第２端子に入力する第３モ
ード、および前記第１端子の出力を反転させて前記第２
端子に入力する第４モードを、前記マイクロコンピュー
タチップ動作モードとして割り当て、前記第１端子及び
前記第２端子をプルダウンする第５モード、および前記
第１端子をプルダウンし、前記第２端子をプルアップす
る第６モードを前記マイクロコンピュータのチップをテ
ストするためのテストモードとして割り当てることを特
徴とするマイクロコンピュータの動作モード制御回路の
使用方法。