JPH0677266B2 - マイクロコンピュータの動作モード制御回路 - Google Patents
マイクロコンピュータの動作モード制御回路Info
- Publication number
- JPH0677266B2 JPH0677266B2 JP59129809A JP12980984A JPH0677266B2 JP H0677266 B2 JPH0677266 B2 JP H0677266B2 JP 59129809 A JP59129809 A JP 59129809A JP 12980984 A JP12980984 A JP 12980984A JP H0677266 B2 JPH0677266 B2 JP H0677266B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- operation mode
- input
- flip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータの機能をLSIのチップ外
部に拡張するためのマイクロコンピュータの動作モード
制御回路およびその使用方法に関するものである。
部に拡張するためのマイクロコンピュータの動作モード
制御回路およびその使用方法に関するものである。
従来例の構成とその問題点 近年、シングルチップ・マイクロコンピュータは、その
応用分野の拡大に伴い使用形態が多様化し、単体で使用
する場合と、外部にROM（リード・オンリー・メモリ
ー）やRAM（ランダム・アクセス・メモリー）などの周
辺チップを拡張接続して使用する場合がある。したがっ
て、シングルチップマイクロコンピュータは、その使用
形態に順じた動作モードを持ち、端子から動作モードを
入力することによって、同一チップで複数の使用形態に
対応している。
応用分野の拡大に伴い使用形態が多様化し、単体で使用
する場合と、外部にROM（リード・オンリー・メモリ
ー）やRAM（ランダム・アクセス・メモリー）などの周
辺チップを拡張接続して使用する場合がある。したがっ
て、シングルチップマイクロコンピュータは、その使用
形態に順じた動作モードを持ち、端子から動作モードを
入力することによって、同一チップで複数の使用形態に
対応している。
従来この動作モード制御回路には２つの種類がある。１
つは動作モード入力専用の端子を設け、その端子を直接
プルダウンあるいはプルアップすることによって動作モ
ードを入力するものであり、もう１つは、専用の端子を
設けることなく、外部から同期信号を入力することによ
って、通常は入力専用端子として機能している端子から
動作モードを入力するものである。以下にそれぞれを図
を参照して説明する。
つは動作モード入力専用の端子を設け、その端子を直接
プルダウンあるいはプルアップすることによって動作モ
ードを入力するものであり、もう１つは、専用の端子を
設けることなく、外部から同期信号を入力することによ
って、通常は入力専用端子として機能している端子から
動作モードを入力するものである。以下にそれぞれを図
を参照して説明する。
第１図は、動作モード入力専用の端子を設けた動作モー
ド制御回路のブロック図であり、1,2はプルアップトラ
ンジスタ、3,4は動作モード入力端子、5,6は、クロック
パルス７の立ち下り時に動作モード入力端子3,4のそれ
ぞれの信号レベルを記憶するフリップフロップ、８はフ
リップフロップの出力をデコードし、それぞれの動作モ
ードに必要な制御信号を生成する動作モード制御用デコ
ーダである。この動作モード制御回路は、それぞれの端
子をプルアップするかプルダウンするという簡単な外部
回路の組み合せで４つの動作モードを選択することがで
きるが、近年はシングルチップ・マイクロコンピュータ
の応用分野の拡大に伴いさらに多くの動作モードを設け
たいという要求があり、そのためには動作モード入力専
用の端子を増加させる必要がある。しかしながら、マイ
クロコンピュータの端子数はコスト面から大きく制約さ
れおり、容易に動作モードを増やすことはできない。
ド制御回路のブロック図であり、1,2はプルアップトラ
ンジスタ、3,4は動作モード入力端子、5,6は、クロック
パルス７の立ち下り時に動作モード入力端子3,4のそれ
ぞれの信号レベルを記憶するフリップフロップ、８はフ
リップフロップの出力をデコードし、それぞれの動作モ
ードに必要な制御信号を生成する動作モード制御用デコ
ーダである。この動作モード制御回路は、それぞれの端
子をプルアップするかプルダウンするという簡単な外部
回路の組み合せで４つの動作モードを選択することがで
きるが、近年はシングルチップ・マイクロコンピュータ
の応用分野の拡大に伴いさらに多くの動作モードを設け
たいという要求があり、そのためには動作モード入力専
用の端子を増加させる必要がある。しかしながら、マイ
クロコンピュータの端子数はコスト面から大きく制約さ
れおり、容易に動作モードを増やすことはできない。
第２図は、通常の入力専用端子から外部からの同期信号
によっ動作モードを入力する動作モード制御回路のブロ
ック図と動作モードを入力するための外部回路の一例を
示すブロック図である。9,10は入力専用端子であり、RE
SET信号16がローレベルを保つ時それぞれの信号レベル
は、IN信号11がアクティブの時、ドライバ12,13によっ
てデータバス14及び15に送出される。RESET信号16がハ
イレベルからローレベルに変化する時、フリップフロッ
プ5,6は、それぞれ端子9,10の信号レベルをラッチし、
その出力は動作モード制御用デコーダによってデコード
され、それぞれの動作モードに必要な制御信号を生成す
る。17はマルチプレクサであり、RESET信号16がローレ
ベルの時はマルチプレクサの入力端子18,19に入力され
たレベルをそれぞれ入力端子9,10に出力し、RESET信号
がハイレベルの時は、プルアップ抵抗20,21、スイッチ2
2,23によって設定されたレベルが入力端子9,10に出力さ
れ、スイッチ22を閉じた時は入力端子９が、スイッチ23
を閉じた時は入力端子10がそれぞれローレベルになり、
スイッチを開いた時はハイレベルになる。すなわち、RE
SET信号がローレベルの時はマルチプレクサの入力端子1
8,19の信号レベルが、IN信号11に同期してデータバス1
4,15に入力され、RESET信号がハイレベルからローレベ
ルに変化すると、スイッチ22,23で設定された信号レベ
ルによって動作モードが決定される。この動作モード入
力回路の場合は、それ専用の入力端子を設ける必要はな
いが、動作モード専用の入力端子を設けた場合と比較す
るとわかるように、外部回路が複雑になるという欠点が
ある。
によっ動作モードを入力する動作モード制御回路のブロ
ック図と動作モードを入力するための外部回路の一例を
示すブロック図である。9,10は入力専用端子であり、RE
SET信号16がローレベルを保つ時それぞれの信号レベル
は、IN信号11がアクティブの時、ドライバ12,13によっ
てデータバス14及び15に送出される。RESET信号16がハ
イレベルからローレベルに変化する時、フリップフロッ
プ5,6は、それぞれ端子9,10の信号レベルをラッチし、
その出力は動作モード制御用デコーダによってデコード
され、それぞれの動作モードに必要な制御信号を生成す
る。17はマルチプレクサであり、RESET信号16がローレ
ベルの時はマルチプレクサの入力端子18,19に入力され
たレベルをそれぞれ入力端子9,10に出力し、RESET信号
がハイレベルの時は、プルアップ抵抗20,21、スイッチ2
2,23によって設定されたレベルが入力端子9,10に出力さ
れ、スイッチ22を閉じた時は入力端子９が、スイッチ23
を閉じた時は入力端子10がそれぞれローレベルになり、
スイッチを開いた時はハイレベルになる。すなわち、RE
SET信号がローレベルの時はマルチプレクサの入力端子1
8,19の信号レベルが、IN信号11に同期してデータバス1
4,15に入力され、RESET信号がハイレベルからローレベ
ルに変化すると、スイッチ22,23で設定された信号レベ
ルによって動作モードが決定される。この動作モード入
力回路の場合は、それ専用の入力端子を設ける必要はな
いが、動作モード専用の入力端子を設けた場合と比較す
るとわかるように、外部回路が複雑になるという欠点が
ある。
発明の目的 本発明は上記のような従来の問題点を解決するものであ
り、専用の入力端子数を増加させることなく、複雑な外
部回路なしで動作モードを増加させることを可能にす
る。
り、専用の入力端子数を増加させることなく、複雑な外
部回路なしで動作モードを増加させることを可能にす
る。
発明の構成 本発明のマイクロコンピュータの動作モード制御回路
は、動作モードを指示する第１及び第２端子を設け、第
１端子を入力及びクロック信号を出力する双方向の端子
とし、第２端子を入力専用端子としたものであり、２本
の動作モード制御端子から簡単な外部回路によって、動
作モード制御端子を増加することなく動作モードを増や
すことができる。
は、動作モードを指示する第１及び第２端子を設け、第
１端子を入力及びクロック信号を出力する双方向の端子
とし、第２端子を入力専用端子としたものであり、２本
の動作モード制御端子から簡単な外部回路によって、動
作モード制御端子を増加することなく動作モードを増や
すことができる。
実施例の説明 以下本発明のCMOS構成の一実施例を図面を参照して説明
する。
する。
第３図は本実施例のブロック図であり、26,27は動作モ
ードを指定する端子29はＰチャネルMOSトランジスタ、3
0はＮチャネルMOSトランジスタ、31,32,33はフリップフ
ロップである。またCP0とCP1は互いにオーバーラップし
ないクロックパルス信号である。以下この回路の動作を
説明する。
ードを指定する端子29はＰチャネルMOSトランジスタ、3
0はＮチャネルMOSトランジスタ、31,32,33はフリップフ
ロップである。またCP0とCP1は互いにオーバーラップし
ないクロックパルス信号である。以下この回路の動作を
説明する。
まず、シングルチップ・マイクロコンピュータを単体で
使用する場合は、端子26を解放状態にし、端子27をプル
ダウンする。CP0を反転して出力するゲート28の出力が
ハイレベルの時、ＰチャネルMOSトランジスタ29はオフ
し、ＮチャネルMOSトランジスタ30はオンし、端子26に
はローレベルが出力される。ゲート28の出力がローレベ
ルの時は、ＰチャネルMOSトランジスタ29はオンし、Ｎ
チャネルMOSトランジスタ30はオフし、端子26にはハイ
レベルが出力される。すなわち、CP0を反転させて出力
するゲート28の出力をさらに反転させて端子26に出力す
ることになる。さらにクロック信号CP0はＰチャネルMOS
トランジスタ29、ＮチャネルMOSトランジスタ30を通過
するため、端子26には時間遅延の生じた信号が出力され
る。したがってCP0が第４図ａの時、フリップフロップ3
1の入力であるx1は第４図ｂに示すようになり、CP0の立
ち下がりでx1をラッチするフリップフロップ31の出力y1
はハイレベルを保持する。また端子27はプルダウンされ
ているのでフリップフロップ32及び33の入力であるx2は
第４図ｂに示すようになり、CP0の立ち下がりでx2をラ
ッチするフリップフロップ32の出力y2はローレベルを保
持し、CP1の立ち下がりでx2をラッチするフリップフロ
ップ33の出力y3はローレベルを保持する。このy1,y2,y3
を、本実施例の動作モードの割り当ての一例である第５
図を参照するとシングルチップモードを選択したことに
なり、動作モード制御用デコーダはシングルチップモー
ドに必要な制御信号を生成する。尚第５図におけるＬは
ローレベル、Ｈはハイレベルを表わす。
使用する場合は、端子26を解放状態にし、端子27をプル
ダウンする。CP0を反転して出力するゲート28の出力が
ハイレベルの時、ＰチャネルMOSトランジスタ29はオフ
し、ＮチャネルMOSトランジスタ30はオンし、端子26に
はローレベルが出力される。ゲート28の出力がローレベ
ルの時は、ＰチャネルMOSトランジスタ29はオンし、Ｎ
チャネルMOSトランジスタ30はオフし、端子26にはハイ
レベルが出力される。すなわち、CP0を反転させて出力
するゲート28の出力をさらに反転させて端子26に出力す
ることになる。さらにクロック信号CP0はＰチャネルMOS
トランジスタ29、ＮチャネルMOSトランジスタ30を通過
するため、端子26には時間遅延の生じた信号が出力され
る。したがってCP0が第４図ａの時、フリップフロップ3
1の入力であるx1は第４図ｂに示すようになり、CP0の立
ち下がりでx1をラッチするフリップフロップ31の出力y1
はハイレベルを保持する。また端子27はプルダウンされ
ているのでフリップフロップ32及び33の入力であるx2は
第４図ｂに示すようになり、CP0の立ち下がりでx2をラ
ッチするフリップフロップ32の出力y2はローレベルを保
持し、CP1の立ち下がりでx2をラッチするフリップフロ
ップ33の出力y3はローレベルを保持する。このy1,y2,y3
を、本実施例の動作モードの割り当ての一例である第５
図を参照するとシングルチップモードを選択したことに
なり、動作モード制御用デコーダはシングルチップモー
ドに必要な制御信号を生成する。尚第５図におけるＬは
ローレベル、Ｈはハイレベルを表わす。
次にシングルチップマイクロコンピュータの外部にROM
を拡張する場合は端子26と端子27を短絡する。端子26に
は同様にCP0が出力され、端子27にはCP0が入力されるこ
とになり、x1,x2は第４図ｃに示すようになる。したが
って（y1,y2,y3）＝（H,H,L）となり第５図よりROM拡張
モードが選択される。
を拡張する場合は端子26と端子27を短絡する。端子26に
は同様にCP0が出力され、端子27にはCP0が入力されるこ
とになり、x1,x2は第４図ｃに示すようになる。したが
って（y1,y2,y3）＝（H,H,L）となり第５図よりROM拡張
モードが選択される。
同様にRAMを外部に拡張する時は端子26を解放し、端子2
7をプルアップし（第４図ｄ）、ROMとRAMの両方を外部
に拡張する時は、端子26の出力を反転（第４図ｅ）させ
て端子27に入力することによって、それぞれに対応する
モードを選択することができる。
7をプルアップし（第４図ｄ）、ROMとRAMの両方を外部
に拡張する時は、端子26の出力を反転（第４図ｅ）させ
て端子27に入力することによって、それぞれに対応する
モードを選択することができる。
以上の４つのモードはチップ動作モードであるが、本実
施例には２つのチップ動作をテストするモードがある。
その１つはデバッグモードと呼ばれ、開発されたプログ
ラムが、シングルチップマイクロコンピュータを実際の
機器に組み込んだ時に正しく動作するかどうかをテスト
するためのモードであり、端子26及び27をともにプルダ
ウンする。この時端子26は、送出されるCP0とは関係な
く常時ローレベルになり、x1,x2は第４図ｆに示すよう
になり、第５図よりデバッグモードが選択される。同様
にシングルチップマイクロコンピュータのチップそのも
のをテストするチップテストモードは、端子26をプルダ
ウン、端子27をプルアップ（第４図ｇ）することによっ
て選択される。
施例には２つのチップ動作をテストするモードがある。
その１つはデバッグモードと呼ばれ、開発されたプログ
ラムが、シングルチップマイクロコンピュータを実際の
機器に組み込んだ時に正しく動作するかどうかをテスト
するためのモードであり、端子26及び27をともにプルダ
ウンする。この時端子26は、送出されるCP0とは関係な
く常時ローレベルになり、x1,x2は第４図ｆに示すよう
になり、第５図よりデバッグモードが選択される。同様
にシングルチップマイクロコンピュータのチップそのも
のをテストするチップテストモードは、端子26をプルダ
ウン、端子27をプルアップ（第４図ｇ）することによっ
て選択される。
以上の２つのテストモードでは、端子26をプルダウンす
るために、CP0がハイレベルの間ＰチャネルMOSトランジ
スタ29を通して多くの電流が流れるが、チップの動作を
テストするモードであり、ＰチャネルMOSトランジスタ
に適当なサイズのものを選択すれば問題はない。
るために、CP0がハイレベルの間ＰチャネルMOSトランジ
スタ29を通して多くの電流が流れるが、チップの動作を
テストするモードであり、ＰチャネルMOSトランジスタ
に適当なサイズのものを選択すれば問題はない。
第６図に上記の動作モードの入力方法と、その外部回路
の１例を示す。ａがシングルチップモード、ｂがROM拡
張モード、ｃがRAM拡張モード、ｄがROM・RAM拡張モー
ド、ｅがデバッグモード、ｆがチップテストモードであ
る。尚、ROMの使用法、RAMの使用法、接続などについて
は公知であるので、それらの説明は省略する。
の１例を示す。ａがシングルチップモード、ｂがROM拡
張モード、ｃがRAM拡張モード、ｄがROM・RAM拡張モー
ド、ｅがデバッグモード、ｆがチップテストモードであ
る。尚、ROMの使用法、RAMの使用法、接続などについて
は公知であるので、それらの説明は省略する。
発明の効果 以上のように、本発明は動作モードを指示する第１及び
第２端子を設け、第１端子を入力及びクロック信号を出
力する双方向の端子とし、第２端子を入力専用端子とす
ることによって、２本の動作モード入力端子から簡単な
外部回路で６種類の動作モードの入力を可能にし、第１
端子を開放、第２端子をプルダウンする第１モード、第
１端子を開放、第２端子をプルアップする第２モード、
第１端子の出力を第２端子に入力する第３モード、第１
端子の出力を反転させて第２端子に入力する第４モード
をチップ動作モードに割り当てることによって、CMOS構
成のLSIにおいて低消費電力を実現することができ、実
用上きわめて有利なものである。
第２端子を設け、第１端子を入力及びクロック信号を出
力する双方向の端子とし、第２端子を入力専用端子とす
ることによって、２本の動作モード入力端子から簡単な
外部回路で６種類の動作モードの入力を可能にし、第１
端子を開放、第２端子をプルダウンする第１モード、第
１端子を開放、第２端子をプルアップする第２モード、
第１端子の出力を第２端子に入力する第３モード、第１
端子の出力を反転させて第２端子に入力する第４モード
をチップ動作モードに割り当てることによって、CMOS構
成のLSIにおいて低消費電力を実現することができ、実
用上きわめて有利なものである。
第１図は動作モード専用の端子を設けた従来のマイクロ
コンピュータの動作モード制御回路のブロック図、第２
図は通常の入力端子から外部からの同期信号によって動
作モードを入力する従来のマイクロコンピュータの動作
モード制御回路のブロック図、第３図は本発明の一実施
例におけるマイクロコンピュータの動作モード制御回路
のブロック図、第４図は同タイミング図、第５図は同動
作モードを示す図、第６図は第３図の回路を用いた時の
外部回路のブロック図である。 26……第１端子、27……第２端子、29……ＰチャネルMO
Sトランジスタ、30……ＮチャネルMOSトランジスタ、3
1,32,33……フリップフロップ。
コンピュータの動作モード制御回路のブロック図、第２
図は通常の入力端子から外部からの同期信号によって動
作モードを入力する従来のマイクロコンピュータの動作
モード制御回路のブロック図、第３図は本発明の一実施
例におけるマイクロコンピュータの動作モード制御回路
のブロック図、第４図は同タイミング図、第５図は同動
作モードを示す図、第６図は第３図の回路を用いた時の
外部回路のブロック図である。 26……第１端子、27……第２端子、29……ＰチャネルMO
Sトランジスタ、30……ＮチャネルMOSトランジスタ、3
1,32,33……フリップフロップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂尾 隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山谷 誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−91528（ＪＰ，Ａ)
Claims (1)
- 【請求項１】マイクロコンピュータの動作モードを決定
する情報を指示する第１および第２の２個の端子と、１
個のクロック源と、１個のドライバと、第１および第２
および第３の３個のフリップフロップを有し、前記ドラ
イバは前記クロック源のクロック信号を前記３個のフリ
ップフロップのデータ保持に必要な時間遅れを前記ドラ
イバで確保した後、前記第１端子に与え、前記第１フリ
ップフロップは前記クロック信号がハイレベルを出力
後、ローレベルに変化する時に前記第１端子の信号レベ
ルをラッチし、前記第２フリップフロップは前記クロッ
ク信号がハイレベルを出力後、ローレベルに変化する時
に前記第２端子の信号レベルをラッチし、前記第３フリ
ップフロップは前記クロック信号がローレベルを出力
後、ハイレベルに変化する時に前記第２端子の信号レベ
ルをラッチするように前記クロック信号で制御されるこ
とを特徴とするマイクロコンピュータの動作モード制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129809A JPH0677266B2 (ja) | 1984-06-22 | 1984-06-22 | マイクロコンピュータの動作モード制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129809A JPH0677266B2 (ja) | 1984-06-22 | 1984-06-22 | マイクロコンピュータの動作モード制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617973A JPS617973A (ja) | 1986-01-14 |
| JPH0677266B2 true JPH0677266B2 (ja) | 1994-09-28 |
Family
ID=15018755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129809A Expired - Lifetime JPH0677266B2 (ja) | 1984-06-22 | 1984-06-22 | マイクロコンピュータの動作モード制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677266B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4747319A (en) * | 1985-12-16 | 1988-05-31 | Jidosha Kiki Co., Ltd. | Actuator |
| JPS6349962A (ja) * | 1986-08-20 | 1988-03-02 | Matsushita Electric Ind Co Ltd | Ｌｓｉの動作モ−ド指定装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991528A (ja) * | 1982-11-18 | 1984-05-26 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タの拡張制御回路 |
-
1984
- 1984-06-22 JP JP59129809A patent/JPH0677266B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617973A (ja) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429698B1 (en) | Clock multiplexer circuit with glitchless switching | |
| KR950024305A (ko) | 논리합성방법 및 반도체집적회로 | |
| US6472909B1 (en) | Clock routing circuit with fast glitchless switching | |
| TW430806B (en) | Memory device having row decoder | |
| US6144614A (en) | Semiconductor integrated circuit having a clock and latch circuits for performing synchronous switching operations | |
| USRE41441E1 (en) | Output buffer having inherently precise data masking | |
| JPH0677266B2 (ja) | マイクロコンピュータの動作モード制御回路 | |
| US6028448A (en) | Circuitry architecture and method for improving output tri-state time | |
| US5084635A (en) | Function selector circuit | |
| US6795369B2 (en) | Address buffer and semiconductor memory device using the same | |
| US5587675A (en) | Multiclock controller | |
| JPH0690161A (ja) | 入力回路、及び半導体集積回路 | |
| US6442103B1 (en) | Synchronous SRAM device with late write function | |
| JP2849007B2 (ja) | 半導体集積回路 | |
| US5970014A (en) | Semiconductor memory device having two or more memory blocks | |
| JPH09307410A (ja) | ラッチ回路 | |
| JP2001243797A (ja) | 半導体装置及びその試験方法 | |
| JP3199883B2 (ja) | 半導体集積回路 | |
| JPH10125074A (ja) | ライト制御回路 | |
| JPS6331935B2 (ja) | ||
| JP3540359B2 (ja) | 集積回路のテスト回路 | |
| US7167990B2 (en) | Interfacing circuit for reducing current consumption | |
| JP3016985B2 (ja) | 半導体記憶装置 | |
| US5617310A (en) | Multiple operation mode microcontroller | |
| KR100224694B1 (ko) | 마이크로 콘트롤러의 모드 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |