JPS6175613A - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JPS6175613A JPS6175613A JP59197914A JP19791484A JPS6175613A JP S6175613 A JPS6175613 A JP S6175613A JP 59197914 A JP59197914 A JP 59197914A JP 19791484 A JP19791484 A JP 19791484A JP S6175613 A JPS6175613 A JP S6175613A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- resistors
- amplitude
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、差ツυ増＠器の出力を制限する振幅制限回
路に関する。
路に関する。
従来、差動増幅器の振幅制限回路として、第３図に示す
ような回路かある。この回路は、［ＬＩＮＥＡＲＤＡＴ
Ａ ＢＯＯＫ Ｊ ＮａｔｉｏｎａｌＳｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｃｏｒｐ 発行、１９８２年版の１１−
７４負に記載されている。この回路においては、入力Ｖ
ｉをトランジスタＱ１＊Ｑ２の差動増幅器で増幅し、負
荷抵抗Ｒ１，Ｒ２にあられれる出力Ｖｏ １ ＠ Ｖ６
１ の振幅をダイオードＱ３１Ｑ４で制限している。
ような回路かある。この回路は、［ＬＩＮＥＡＲＤＡＴ
Ａ ＢＯＯＫ Ｊ ＮａｔｉｏｎａｌＳｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｃｏｒｐ 発行、１９８２年版の１１−
７４負に記載されている。この回路においては、入力Ｖ
ｉをトランジスタＱ１＊Ｑ２の差動増幅器で増幅し、負
荷抵抗Ｒ１，Ｒ２にあられれる出力Ｖｏ １ ＠ Ｖ６
１ の振幅をダイオードＱ３１Ｑ４で制限している。
この回路の出力波形を第４図に示して説明する。
電流源１の電流をＩｎとすると、１４図における電圧ｖ
ｃ及びｖＤは次のようにあられされる。
ｃ及びｖＤは次のようにあられされる。
Ｖｃ＝ＲＩＢ ・・・・・・・・・・・・（１１
俳し、Ｒｏは抵抗Ｒ１，Ｒ２の各個（Ｒ１＝ＲＺ＝Ｒ（
１１） ■ＦはトランジスタＱ３．Ｑ４の順方向ベースエミッタ
間電圧 〔背景技術の問題点〕 上記のように、従来の振幅制限回路は、振幅の制限電圧
は、Ｖ ｒ （＝約０．７ Ｖ ）に等しく、 −
許容振幅が比較的大きい。このため、従来の回路は、消
費電力が大きく、ヌプリアスが出やすいという問題があ
る。例えば、テレビジョン信号処理用の疑似同期検波囲
路に使用するキャリア信号Ｘ５−抽／Ｈする目的で、上
記の回路検収？用いるとしても、出力振幅はとのｌ）路
で祷られる最大振幅の半分もあれば充分である。
俳し、Ｒｏは抵抗Ｒ１，Ｒ２の各個（Ｒ１＝ＲＺ＝Ｒ（
１１） ■ＦはトランジスタＱ３．Ｑ４の順方向ベースエミッタ
間電圧 〔背景技術の問題点〕 上記のように、従来の振幅制限回路は、振幅の制限電圧
は、Ｖ ｒ （＝約０．７ Ｖ ）に等しく、 −
許容振幅が比較的大きい。このため、従来の回路は、消
費電力が大きく、ヌプリアスが出やすいという問題があ
る。例えば、テレビジョン信号処理用の疑似同期検波囲
路に使用するキャリア信号Ｘ５−抽／Ｈする目的で、上
記の回路検収？用いるとしても、出力振幅はとのｌ）路
で祷られる最大振幅の半分もあれば充分である。
この発明の目的は、出力の振幅を上述したｖＦよシも／
ｊ・さく設定でき、低消質電力であり、ヌプリアスも小
さくできる振へ制限回路を提供するところにある。
ｊ・さく設定でき、低消質電力であり、ヌプリアスも小
さくできる振へ制限回路を提供するところにある。
この発明では、第１図に示すように、電圧クランプトラ
ンジスタＱ１５（基本的にはダイオードで良い）のｖＦ
を抵抗Ｒ１３，ＲＩ４で分割し、この分割しｆｃ電圧を
基準にして、出力端１３．１４に各エミッタを接続しコ
レクタをトランジスタＱ１５のエミッタに接続したトラ
ンジスタ９１３，１４を動作させることによシ、上記目
的を達成するものである。
ンジスタＱ１５（基本的にはダイオードで良い）のｖＦ
を抵抗Ｒ１３，ＲＩ４で分割し、この分割しｆｃ電圧を
基準にして、出力端１３．１４に各エミッタを接続しコ
レクタをトランジスタＱ１５のエミッタに接続したトラ
ンジスタ９１３，１４を動作させることによシ、上記目
的を達成するものである。
以下この発明の一実施例を図面を参魚して説明する。
第１図において、トランジスタＱｌｌ、Ｑ１２のエミッ
タには、共通に定電流源１ノが接続され、またベース間
には信号源１２が接続される。
タには、共通に定電流源１ノが接続され、またベース間
には信号源１２が接続される。
この差動増幅器の各差動出力端は、それぞれ負荷抵抗Ｒ
１１，Ｒ１２を介したのち、トランジスタＱ１５を介し
て電圧ＶＣｃの電源に接続されている。また、前記トラ
ン、ジヌタＱＪ５の両端〔コレクタ・エミッタ間〕電圧
は、抵抗ＲＩＪ、Ｒ１４によって分圧されている。さら
に、前記差動出力端は、それぞれ出力Ｖｏ１． Ｖ、
、を導出するための端子１３．１４に接続されている。
１１，Ｒ１２を介したのち、トランジスタＱ１５を介し
て電圧ＶＣｃの電源に接続されている。また、前記トラ
ン、ジヌタＱＪ５の両端〔コレクタ・エミッタ間〕電圧
は、抵抗ＲＩＪ、Ｒ１４によって分圧されている。さら
に、前記差動出力端は、それぞれ出力Ｖｏ１． Ｖ、
、を導出するための端子１３．１４に接続されている。
次に、前記抵抗Ｒ１３，Ｒ１４の分圧Ａｈ。
トランジスタＱ１ｓ、Ｑ１４のベースに接続される。そ
して、前言ｒトランジスタＱ１３．Ｑ１４のエミッタは
、それぞれ差動増＠器の差動出力端に接続され、コレク
タは前記トランジスタＱ５と負荷抵抗Ｒ１の接続点に接
続されている。
して、前言ｒトランジスタＱ１３．Ｑ１４のエミッタは
、それぞれ差動増＠器の差動出力端に接続され、コレク
タは前記トランジスタＱ５と負荷抵抗Ｒ１の接続点に接
続されている。
上記の回路の動作を説明する。この回路は、） ラフｉ
；ｔｆｉｌｌＱ １５（ＤＶｒ’を抵抗Ｒ７３，Ｒ１４
で分割しており、この分割した電圧を基準にしてトラン
ジスタＱ１３．Ｑ１４が動作し、出力■ｏ１．■ｏ！の
振幅を制限する仕組となっている。
；ｔｆｉｌｌＱ １５（ＤＶｒ’を抵抗Ｒ７３，Ｒ１４
で分割しており、この分割した電圧を基準にしてトラン
ジスタＱ１３．Ｑ１４が動作し、出力■ｏ１．■ｏ！の
振幅を制限する仕組となっている。
今、入力信号Ｖｉにより、トランジスタＱｌｌがオン、
トランジスタＱ１２オフしているものとする。このとき
け、定電流源１１に流れる電流ＩＡｔ：ｔ、抵抗Ｒ１１
と、トランジスタＱ１３に分流して流れ、トランジスタ
Ｑ１５のエミッタで再び合流した電流路を形成している
０従って、トランジスタＱ１５．抵抗Ｒ１３，Ｒ１４に
流れる電流は常に一定で、安定なバイアス電圧を設定し
ている。次に、トランジスタＱｌｌがオフ、トランジス
タＱ１２がオンになった場合は、この回路は左右対称の
構成であるため、定電流源１）に流れる電流ＩＡは、抵
抗ＲＺ、？とトランジスタＱ１４に分流して流れ、トラ
ンジスタＱ１５のエミッタで再び合流するという電流路
を形成する。
トランジスタＱ１２オフしているものとする。このとき
け、定電流源１１に流れる電流ＩＡｔ：ｔ、抵抗Ｒ１１
と、トランジスタＱ１３に分流して流れ、トランジスタ
Ｑ１５のエミッタで再び合流した電流路を形成している
０従って、トランジスタＱ１５．抵抗Ｒ１３，Ｒ１４に
流れる電流は常に一定で、安定なバイアス電圧を設定し
ている。次に、トランジスタＱｌｌがオフ、トランジス
タＱ１２がオンになった場合は、この回路は左右対称の
構成であるため、定電流源１）に流れる電流ＩＡは、抵
抗ＲＺ、？とトランジスタＱ１４に分流して流れ、トラ
ンジスタＱ１５のエミッタで再び合流するという電流路
を形成する。
このときの出力波形は、第２図に示すようになる。
点線の波形は振幅制限しないときの波形である。
この波形における電圧ｖＡ、ＶＯは
Ｖム＝Ｖｏ＋Ｖ、 ・・・・・・・・・・・・（３）
（Ｒ，？、Ｒ４は抵抗Ｒ１３＊ Ｒ７４の値）であられ
せる。
（Ｒ，？、Ｒ４は抵抗Ｒ１３＊ Ｒ７４の値）であられ
せる。
従って、出力振幅Ｖｏけ、抵抗Ｒ３，Ｒ４の比ＣＲ４７
Ｒ３）によってｖＦよシ小さい電圧に設定されることが
できる。例えば、ＶＯ＝ＶＦ／２ としたい場合は、
（Ｒ４／Ｒｊ）＝１とすれば良い。
Ｒ３）によってｖＦよシ小さい電圧に設定されることが
できる。例えば、ＶＯ＝ＶＦ／２ としたい場合は、
（Ｒ４／Ｒｊ）＝１とすれば良い。
この場合、負荷抵抗Ｒ１１，Ｒ１２の値を従来の回路の
ものと同じ抵抗値ＲＯに選定し、ｖ、＝ｖＤ＝シー に
設定すると、（２）、（３）式から、が得られる。Ｖ
Ａ ＋ Ｖ Ｃは、それぞれ振幅制限をしないときの出
力電圧を表わしてお９、電流となる。このことは、電流
を５０％節約することができたことになる。
ものと同じ抵抗値ＲＯに選定し、ｖ、＝ｖＤ＝シー に
設定すると、（２）、（３）式から、が得られる。Ｖ
Ａ ＋ Ｖ Ｃは、それぞれ振幅制限をしないときの出
力電圧を表わしてお９、電流となる。このことは、電流
を５０％節約することができたことになる。
信号の周波数が高くなればなる程、電流を増大する必要
があるため、上記の電流節約の効果は大きくなる。また
出力振幅もｖＦより小さく必要充分な大きさに抵抗比を
利用して精度よく設定できるためヌプリアヌも／Ｊ＼さ
くなる。
があるため、上記の電流節約の効果は大きくなる。また
出力振幅もｖＦより小さく必要充分な大きさに抵抗比を
利用して精度よく設定できるためヌプリアヌも／Ｊ＼さ
くなる。
以上説明したように、この発明によると、電圧クランプ
用のトランジスタＱ１５（これば基本的にはダイオード
で良い）と、その両端電圧の分割抵抗を、差動増幅器の
負荷抵抗と電源間に接続して、出力振幅をｖＦ以下に制
限している。これによって、消費電力を下げることがで
き、またヌプリアスも小さく抑えることができる。さら
に、出力部＠を分圧抵抗の抵抗比でｈ度良く設定できる
ことは、上記の効果と合わせて集積回路化に極めて有利
である。
用のトランジスタＱ１５（これば基本的にはダイオード
で良い）と、その両端電圧の分割抵抗を、差動増幅器の
負荷抵抗と電源間に接続して、出力振幅をｖＦ以下に制
限している。これによって、消費電力を下げることがで
き、またヌプリアスも小さく抑えることができる。さら
に、出力部＠を分圧抵抗の抵抗比でｈ度良く設定できる
ことは、上記の効果と合わせて集積回路化に極めて有利
である。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の出力波形説明図、第３図は従来の振幅制限
回路を示す回路図、第４図は第３図の回路の出力波形説
明図である。 Ｑｌｌ〜Ｑ１５・・・トラ′／、ｉ；／スタ、Ｒ１１〜
Ｒ１４・・・抵抗、１１・・・定電流源。 出願人代理人 弁理士 鈴 江 武 ２第１図 第３図 第４図
１図の回路の出力波形説明図、第３図は従来の振幅制限
回路を示す回路図、第４図は第３図の回路の出力波形説
明図である。 Ｑｌｌ〜Ｑ１５・・・トラ′／、ｉ；／スタ、Ｒ１１〜
Ｒ１４・・・抵抗、１１・・・定電流源。 出願人代理人 弁理士 鈴 江 武 ２第１図 第３図 第４図
Claims (1)
- 差動増幅器の各差動出力端にそれぞれ接続された各負荷
抵抗の共通端と電源との間にダイオードを接続し、この
ダイオードの両端電圧を抵抗により分圧した箇所に２つ
のトランジスタのベースを接続し、この各トランジスタ
のコレクタを前記ダイオードと前記負荷抵抗の共通端と
の接続点に接続し、それぞれのエミッタを前記各差動出
力端に接続してなることを特徴とする振幅制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197914A JPS6175613A (ja) | 1984-09-21 | 1984-09-21 | 振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197914A JPS6175613A (ja) | 1984-09-21 | 1984-09-21 | 振幅制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175613A true JPS6175613A (ja) | 1986-04-18 |
Family
ID=16382369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197914A Pending JPS6175613A (ja) | 1984-09-21 | 1984-09-21 | 振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276918A (ja) * | 1989-06-08 | 1991-12-09 | Fuji Photo Film Co Ltd | プリアンプ及び波形整形回路 |
-
1984
- 1984-09-21 JP JP59197914A patent/JPS6175613A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276918A (ja) * | 1989-06-08 | 1991-12-09 | Fuji Photo Film Co Ltd | プリアンプ及び波形整形回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136875B1 (ko) | 전압-전류 변환기 | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4621206A (en) | Level detector | |
| JPS6175613A (ja) | 振幅制限回路 | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0339928Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS6042912A (ja) | 増幅回路 | |
| JPH0346574Y2 (ja) | ||
| JPS6175612A (ja) | 振幅制限回路 | |
| JPS5992604A (ja) | 検波回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS58108814A (ja) | ピ−ククリツプ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPS61269076A (ja) | 整流回路 | |
| JPH0783215B2 (ja) | ピ−ク検波回路 | |
| JPH0462206B2 (ja) | ||
| JPH02199516A (ja) | 定電圧回路 |