JPS6161435A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6161435A JPS6161435A JP18391384A JP18391384A JPS6161435A JP S6161435 A JPS6161435 A JP S6161435A JP 18391384 A JP18391384 A JP 18391384A JP 18391384 A JP18391384 A JP 18391384A JP S6161435 A JPS6161435 A JP S6161435A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- groove
- boron
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、部分り構造を有する半導体装置の製造方法に
関し、特に溝の埋設表面を簡便な方法にて再現性よく平
担に出来る製造方法に関する。
関し、特に溝の埋設表面を簡便な方法にて再現性よく平
担に出来る製造方法に関する。
（従来技術）
従来、爵分離構造において、溝を埋設した表面を平担に
加工する事は困難でちゃ、また、工程的にも複雑な方法
となシ再男性に欠ける面があった。
加工する事は困難でちゃ、また、工程的にも複雑な方法
となシ再男性に欠ける面があった。
この為溝分離部分に凹部が発生しやすく、微細多層配線
構造をその上に設ける事の大きな障害となっていた。即
ち、従来例えば溝部分の埋設をポリシリコンにて行って
いたが、ポリシリコン成長後も表面に凹部が残シ、この
ｉまポリシリコンをエッチバックしても依然として凹部
は残シ、さらに一般的にはエッチバック前よυ凹部は深
くなる。
構造をその上に設ける事の大きな障害となっていた。即
ち、従来例えば溝部分の埋設をポリシリコンにて行って
いたが、ポリシリコン成長後も表面に凹部が残シ、この
ｉまポリシリコンをエッチバックしても依然として凹部
は残シ、さらに一般的にはエッチバック前よυ凹部は深
くなる。
こａｔ防ぐためにポリシリコン尾長後に、有機物膜１例
えばフォトレジスト膜やポリイミド膜を厚く塗布して表
面を平担化してから有機物膜とポリシリコン膜とのエツ
チングの選択比のろま＃）ないスパッタエッチ等でエッ
チバックを行うという複雑な工程を経ていた。さらにこ
の様な複雑な方法においても溝部分表面の平担性はあま
シ再男性の良いものとは言えなかった。
えばフォトレジスト膜やポリイミド膜を厚く塗布して表
面を平担化してから有機物膜とポリシリコン膜とのエツ
チングの選択比のろま＃）ないスパッタエッチ等でエッ
チバックを行うという複雑な工程を経ていた。さらにこ
の様な複雑な方法においても溝部分表面の平担性はあま
シ再男性の良いものとは言えなかった。
（発明の目的）
本発明の目的は、前述の溝分離部分表面に凹部が発生せ
ず、従って微細多層配線構造を有する高速、高集積度の
半導体装置を得る為の簡便かつ再 ゛現性の極めてよい
製造方法を提供する事にある。
ず、従って微細多層配線構造を有する高速、高集積度の
半導体装置を得る為の簡便かつ再 ゛現性の極めてよい
製造方法を提供する事にある。
（発明の構成）
本発明は高庚度のボロンを含むポリシリコンと低濃度の
ボロンを含むか或いはノンドープのポリシリコンとでエ
ツチング速度が極端に変化するエツチング液を用いて溝
を埋設したポリシリコンの表面を自己玉合的に平担にな
る様にする事を特徴とする。本発明では、溝部分に第１
の高濃度のボロンを含むポリシリコン膜を設けた後に第
２のノンドープトポリシリコン膜を設けて埋設し、続い
て熱処理を施し、第ｌのポリシリコン膜から第２のポリ
シリコン膜ヘポロン全拡散させて高濃度のボロン拡散領
域が溝内部を全て占め、かつその表面側界面がほぼ平担
になる様にした後前述のエツチング液で低譲度のボロン
を含む、或いはノンドープのままの第２のポリシリコン
膜の領域をエツチング除去してポリシリコン表面を極め
て平担に加工する。この為第２のポリシリコン膜を設け
る時、成長後の表面の平担性はあまり厳密に考える必要
はない。さらにエッチバンクの制御性はエツチングの選
択比から極めて良い。
ボロンを含むか或いはノンドープのポリシリコンとでエ
ツチング速度が極端に変化するエツチング液を用いて溝
を埋設したポリシリコンの表面を自己玉合的に平担にな
る様にする事を特徴とする。本発明では、溝部分に第１
の高濃度のボロンを含むポリシリコン膜を設けた後に第
２のノンドープトポリシリコン膜を設けて埋設し、続い
て熱処理を施し、第ｌのポリシリコン膜から第２のポリ
シリコン膜ヘポロン全拡散させて高濃度のボロン拡散領
域が溝内部を全て占め、かつその表面側界面がほぼ平担
になる様にした後前述のエツチング液で低譲度のボロン
を含む、或いはノンドープのままの第２のポリシリコン
膜の領域をエツチング除去してポリシリコン表面を極め
て平担に加工する。この為第２のポリシリコン膜を設け
る時、成長後の表面の平担性はあまり厳密に考える必要
はない。さらにエッチバンクの制御性はエツチングの選
択比から極めて良い。
（発明の効果）
本発明によれば高速、高集積度の半導体装置の得られる
溝分離構造において微細多層配線構造が安定して形成す
る事が出来る表面が極めて平担な溝分離部分を簡便でか
つ再現性良く形成する事が出来る。
溝分離構造において微細多層配線構造が安定して形成す
る事が出来る表面が極めて平担な溝分離部分を簡便でか
つ再現性良く形成する事が出来る。
（災施例）
次に図面を用いて従来の方法−例を用いて説明する。第
１図において、シリコン基板１０の主面に選択的に１μ
ｍの幅で５μｍの深さの溝を形成する。続いて約３００
０Ａ（Ｚ）膜厚で絶縁膜１１を熱酸化膜として設ける。
１図において、シリコン基板１０の主面に選択的に１μ
ｍの幅で５μｍの深さの溝を形成する。続いて約３００
０Ａ（Ｚ）膜厚で絶縁膜１１を熱酸化膜として設ける。
欠にノンドープトポリシリコン膜１２を約１．７μｍの
膜厚で設ける。この時、ポリシリコン表面には凹部が形
成される。絖いて第２図において異方性ドライエツチン
グ、等方性ドライエツチング、或いはウェットエツチン
グ等によシボリシリコンを全面エツチングを行い溝部分
にだけポリシリコンが残る様にエッチバックを行う。こ
の時、残存ポリシリコン表面の形状は第２図にある様に
凹部が残る。
膜厚で設ける。この時、ポリシリコン表面には凹部が形
成される。絖いて第２図において異方性ドライエツチン
グ、等方性ドライエツチング、或いはウェットエツチン
グ等によシボリシリコンを全面エツチングを行い溝部分
にだけポリシリコンが残る様にエッチバックを行う。こ
の時、残存ポリシリコン表面の形状は第２図にある様に
凹部が残る。
次に本発明を図面を用い、一実施例に基すいて説明する
。第３図（ａ）において、シリコン基板２０の主面に１
μｍ幅で深さ５μｍの溝を異方性ドライエツチングによ
膜形成した後シリコン表面に絶縁膜２１を３００ＯＡの
厚さで熱酸化膜にて設ける。
。第３図（ａ）において、シリコン基板２０の主面に１
μｍ幅で深さ５μｍの溝を異方性ドライエツチングによ
膜形成した後シリコン表面に絶縁膜２１を３００ＯＡの
厚さで熱酸化膜にて設ける。
続いてｌ Ｘ Ｉ Ｏ”ニー３程度のボロンを含むポリ
シリコン膜２２を３００ＯＡ程度の厚さで設ける。さら
にその表面にノンドープトポリシリコン膜２３を約１．
７μｍＯ膜厚で設ける。次に第３図（ｂ）において、１
０００℃でＮ２＋０２雰囲気中で３０分間の熱処理を行
うと溝部分のノンドープドポリシリコン膜２３は側面及
び低面のボロンドープトポリシリコン膜２２から充分な
高旋就のボロンで充填され、さらにその拡散領域の表面
側界面は殆んど平担になる。欠いて第３図（Ｃ）におい
て６０°０に加熱したヒドラジンを主成分とするエツチ
ング液にて、残存ノンドープトポリシリコン膜をエツチ
ングする。
シリコン膜２２を３００ＯＡ程度の厚さで設ける。さら
にその表面にノンドープトポリシリコン膜２３を約１．
７μｍＯ膜厚で設ける。次に第３図（ｂ）において、１
０００℃でＮ２＋０２雰囲気中で３０分間の熱処理を行
うと溝部分のノンドープドポリシリコン膜２３は側面及
び低面のボロンドープトポリシリコン膜２２から充分な
高旋就のボロンで充填され、さらにその拡散領域の表面
側界面は殆んど平担になる。欠いて第３図（Ｃ）におい
て６０°０に加熱したヒドラジンを主成分とするエツチ
ング液にて、残存ノンドープトポリシリコン膜をエツチ
ングする。
この時、エツチング時間を３倍に長くしても殆んどエツ
チングは前記平担な拡散領域界面で止まシ、表面形状は
一定である。次に第３図（ｄ）において異方性ドライエ
ツチングにより溝部分の両側表面絶縁膜よシ僅かに低く
ポリシリコンを溝部分に埋設する。この後ポリシリコン
表面に熱酸化膜３０００Ａの厚さで形成し、溝分離構造
は完成する。
チングは前記平担な拡散領域界面で止まシ、表面形状は
一定である。次に第３図（ｄ）において異方性ドライエ
ツチングにより溝部分の両側表面絶縁膜よシ僅かに低く
ポリシリコンを溝部分に埋設する。この後ポリシリコン
表面に熱酸化膜３０００Ａの厚さで形成し、溝分離構造
は完成する。
（発明のまとめ）
上述の様に本発明によれば、１７１″ｉ単な工程にて極
めて再現性良く溝分離部分表面を平担にする事が出来、
従ってその上部に微細多層配疎溝造を信頼性良く形成す
る墨が出来るため、高速かつ高集積度の半導体装置を安
定して得る事が可能となる。
めて再現性良く溝分離部分表面を平担にする事が出来、
従ってその上部に微細多層配疎溝造を信頼性良く形成す
る墨が出来るため、高速かつ高集積度の半導体装置を安
定して得る事が可能となる。
第１図および第２図は従来の方法を説明する為の断面図
で、 １０・・・・・・シリコン基板、ｌｌ・・・・・・絶縁
膜、１２・・・・・・ポリシリコン膜である。 第３図ｔａ）〜（ｄ）は本発明による一実施例を示す断
面図で、 ２０・・・・・・シリコン基板、２１・旧・・絶縁膜、
２２・・・・・・高濃度ボロンドープトポリシリコン膜
、２３・・・・・・ノンドープトポリシリコン膜、２４
・旧・・高濃度ボロン拡散領域でおる。 茅 ／ 図 ＄ ２ 図 りＶｌ ３ Ｄ固゛ Ｃえノ 享３回（ｂ） 茅 ３ 図（Ｃ） 茶３ 面（ｄ）
で、 １０・・・・・・シリコン基板、ｌｌ・・・・・・絶縁
膜、１２・・・・・・ポリシリコン膜である。 第３図ｔａ）〜（ｄ）は本発明による一実施例を示す断
面図で、 ２０・・・・・・シリコン基板、２１・旧・・絶縁膜、
２２・・・・・・高濃度ボロンドープトポリシリコン膜
、２３・・・・・・ノンドープトポリシリコン膜、２４
・旧・・高濃度ボロン拡散領域でおる。 茅 ／ 図 ＄ ２ 図 りＶｌ ３ Ｄ固゛ Ｃえノ 享３回（ｂ） 茅 ３ 図（Ｃ） 茶３ 面（ｄ）
Claims (2)
- （１）シリコン基板主面に選択的に溝を形成する工程と
、該溝表面を含むシリコン基板の表面に絶縁膜を設ける
工程と、該絶縁膜表面にボロンドープトポリシリコン膜
を設ける工程と、ノンドープトポリシリコン膜を設ける
工程と、熱処理を施して前記ボロンドープトポリシリコ
ン膜からノンドープトポリシリコン膜ヘボロンを拡散さ
せる工程と、ＫＯＨを主成分とする溶液もしくはヒドラ
ジンを主成分とする溶液にてノンドープトポリシリコン
膜を除去する工程と、ボロンドープトポリシリコン膜を
エッチバックしてボロンドープトポリシリコン膜を溝の
内部にのみ残す工程とを含む事を特徴とする半導体装置
の製造方法。 - （２）ボロンドープトポリシリコン膜はノンドープトポ
リシリコン膜を設けた後、熱拡散法にてボロンをドープ
する事により形成された膜であることを特徴とする特許
請求の範囲第（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18391384A JPS6161435A (ja) | 1984-09-03 | 1984-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18391384A JPS6161435A (ja) | 1984-09-03 | 1984-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161435A true JPS6161435A (ja) | 1986-03-29 |
Family
ID=16144002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18391384A Pending JPS6161435A (ja) | 1984-09-03 | 1984-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01304723A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220445A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体集積回路の製造方法 |
-
1984
- 1984-09-03 JP JP18391384A patent/JPS6161435A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220445A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01304723A (ja) * | 1988-06-01 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| JPS6348180B2 (ja) | ||
| EP1184902A1 (en) | Method for forming an isolation trench in a SOI substrate | |
| JPH02119238A (ja) | 半導体装置およびその製造方法 | |
| JPS6161435A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JPS61112343A (ja) | 半導体装置の製造方法 | |
| JPS60164335A (ja) | 半導体装置の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH0420267B2 (ja) | ||
| JPS6025247A (ja) | 半導体装置の製造方法 | |
| JPS63142831A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH07107937B2 (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPS6322065B2 (ja) | ||
| JP2762449B2 (ja) | 半導体装置の製法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JP2003007713A (ja) | 半導体装置およびその製造方法 | |
| JPS61214536A (ja) | 半導体装置の製造方法 |