JPS6152595B2 - - Google Patents

Info

Publication number
JPS6152595B2
JPS6152595B2 JP56085904A JP8590481A JPS6152595B2 JP S6152595 B2 JPS6152595 B2 JP S6152595B2 JP 56085904 A JP56085904 A JP 56085904A JP 8590481 A JP8590481 A JP 8590481A JP S6152595 B2 JPS6152595 B2 JP S6152595B2
Authority
JP
Japan
Prior art keywords
layer
metal silicide
metal
substrate
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56085904A
Other languages
English (en)
Other versions
JPS5730328A (en
Inventor
Jon Fuachura Junia Josefu
Robaatsu Sutanree
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5730328A publication Critical patent/JPS5730328A/ja
Publication of JPS6152595B2 publication Critical patent/JPS6152595B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、高い加工温度に耐えることのできる
半導体用電気伝導性配線および領域、さらに詳し
く言えば、金属ケイ化物の配線および接点パツ
ド、ならびにかかる金属ケイ化物配線およびパツ
ドを沈着させ画定するためのプロセスに関するも
のである。
半導体装置用の適当な不純物の形をとつた、多
結晶シリコンの配線が、半導体装置中でより一般
に用いられている金属導線に代るものとして示唆
され使用されてきた。多結晶シリコン配線は、ゲ
ート素子を形成してソース領域およびドレイン領
域を決定する開口を画定するのに使用できるた
め、絶縁ゲート電界効果形トランジスタ装置の製
造に特に有利なことがわかつている。これによつ
て、ソース領域およびドレイン領域を形成した後
でゲートを製造する場合には不可能な各領域をゲ
ート電極に対して非常に精確に位置設定すること
が可能となる。多結晶シリコン・ゲート電極はソ
ース領域およびドレイン領域の形成に使用され
る、半導体装置用不純物を導入するのに必要な高
温度に耐えられるため、ソース領域およびドレイ
ン領域の画定に使用することができる。
ある種の半導体装置の用途、特に高い装置作動
速度が望まれるものの場合には、多結晶シリコン
配線の伝導性を望ましいレベルにまで増大させる
ことができない。耐火性金属ケイ化物から形成さ
れた配線は、米国特許第4141022号に記述されて
いるように、多結晶シリコンに代るものとして示
唆されてきた。しかしながら、かかる金属ケイ化
物の製造には多くの技術的問題があつた。一般的
に、SiO2などの上側絶縁層によつて金属ケイ化
物の配線を保護しなければならない。絶縁層はう
まく形成できるものの、写真製版技術および減算
エツチング技術を用いて金属ケイ化物とSiOのブ
ラケツト層から配線を画定するのは、両方の物質
を取除くのに同じエツチ剤を使えないために困難
である。このため、残りの配線の統合性に重大な
衝撃を与えかねない過剰エツチングを防止するた
めに、エツチング時間を非常に精確に決定するこ
とが必要となる。
この技術で必要とされているのは、半導体装置
上に金属ケイ化物配線を画定するための、簡単で
信頼できる安価な技術である。
本発明によれば、多結晶シリコン層上に自己画
定性の金属ケイ化物層を形成するためのプロセス
がもたらされる。本発明のプロセスでは、ブラン
ケツト二酸化ケイ素層を半導体基板上に成長さ
せ、多結晶シリコン層を二酸化ケイ素フイルム上
に沈着させ、写真製版技術およびエツチング技術
によつて多結晶シリコン層中に望みのパターンを
形成して下側の二酸化ケイ素層の一部を露出さ
せ、金属ケイ化物のコーテイングを半導体基板の
金表面上に沈着させ、ケイ化物のコーテイングを
熱的に酸化して、多結晶シリコン層を覆う金属ケ
イ化物の上面に二酸化ケイ素を形成し、また当初
形成された二酸化ケイ素層の上側の金属ケイ化物
上に金属に富んだ二酸化ケイ素層を形成し、基板
を適当なエツチ剤でエツチして、当初形成された
二酸化ケイ素層上に形成された金属に富んだ二酸
化ケイ素層を取除き、こうして自己画定性の金属
ケイ化物―多結晶シリコン層ができる。
この方法はさらに構造を熱的に酸化して金属ケ
イ化物―多結晶シリコン層の側壁を厚くし、それ
によつて複合層を完全に絶縁するステツプを含ん
でいる。
添付の図面に則して、本発明の詳細を説明す
る。
ここで図面を参照すると、各断面図は、本発明
のプロセスを実施する際の各段階における基板を
図示したものである。基板１０上にSiO2層１２
が形成されている。基板は典型的なものでは単結
晶性半導体基板、典型的にはシリコンであり、望
みの装置構造を形成するのに必要な各種の不純物
領域（図示せず）を含むことができる。層１２
は、適当な方法で望みの厚さに形成することがで
きる。できれば、基板１０のシリコン表面を熱的
に酸化することによつて層１２を形成するとよ
い。層１２の厚さは基板１０中に製造される特定
の構造によつて決まる。基板１０中に電界効果形
トランジスタを製造する場合には、層１２の厚さ
は典型的なもので250〜1000Åの範囲である。ド
ープされた多結晶シリコンのブランンケツト層１
４を層１２上に沈着させ、続いて画定して望みの
パターンを残す。ポリシリコンのブランケツト層
は適当などんな厚さにすることもできるが、現代
の集積回路装置のミクロミニチユア化された構造
と矛盾しない2000〜4000Åの範囲にするとよい。
層１４を適当な技術によつて、例えばフオトレジ
スト層を沈着させレジストを露出させて望みのパ
ターンとし、現象することによつて印刻すること
ができる。レジストは、ポリシリコン層１４の残
すべき領域上に保持され、露出した部分は減算エ
ツチングによつて取除かれる。別のやり方とし
て、露出部分を反応性イオン・エツチングによつ
て取除くこともできる。ポリシリコン層１４の印
刻ステツプの後も残る領域は、基板１０上の各種
の能動素子および受動素子を結合して作業回路に
するのに必要な伝導性金属化層とすることがで
き、またこの領域を使用して電界効果形トランジ
スタ用の絶縁ゲートを画定することができる。以
下の図では、層１４は電界効果形トランジスタの
絶縁ゲートを示している。金属ケイ化物のブラン
ケツト層１６を第１図に示すように基板１０の表
面の層１４および層１２の露出領域上に沈着させ
る。層１６の厚さは、一般的に層１４の厚さによ
つて支配される。一般に層１６の厚さは、層１４
の厚さに匹敵するものとすべきであり、できれば
2000〜4000Åの範囲とするとよい。金属ケイ化物
層１６の金属は、できればタングステン、ニオ
ブ、モリブデン、ないしタンタルなどの耐火性金
属とする。金属ケイ化物層１６は、適当な技術に
よつて沈着させることができる。有利な方法は、
金属およびシリコンの各ターゲツトをＥビームで
加熱することによる、金属およびシリコンの共蒸
着である。金属ケイ化物層を蒸着させるための別
の方法は、金属ケイ化物を金属とシリコンの正し
い比率で含むターゲツトからRFスパツタするこ
とである。また基板を回転式テーブルに取付けて
２つのターゲツトからのスパツタリングを使用し
て、望みのフイルムを生成することもできる。シ
リコンと金属の適正な比率は、試行錯誤法によつ
て決定できる。金属―原子をシリコン二原子と蒸
着させるのが望ましいが、両物質は異なる速度で
スパツタして蒸着するのでターゲツト物質が異な
る比率であつてもよい。
第２図に示すように金属ケイ化物層１４を酸化
性環にある時間さらしてポリシリコン層１４の上
側にある金属ケイ化物層１６の上面にSiO2層１
８を形成させる。酸化性環境中では、層１４から
シリコン物質が金属ケイ化物層１６中に移動し、
酸素と結合してSiO2層１８を形成する。それと
は対照的に、SiO2層１２の上側にある金属ケイ
化物層１６の領域上には、金属に富んだ酸化物層
２０が形成されるが、これはエツチ速度が通常の
SiO2よりも著しく大きい。SiO2層１２上の金属
ケイ化物層１６はこうして分解し、金属または金
属酸化物を放出して金属に乏しい酸化物２０を残
す。第２図で層１６は、部分的に酸化されたもの
として示してある。第３図では、層１６は層１２
上の金属に富んだSiO2層２０に完全に転換され
たものとして示してある。図に示すようにSiO2
層１８を形成するのに必要なシリコンが層１４か
ら引出されるので、ポリシリコン層１４の厚さは
減少する。層１４上の金属ケイ化物層１６は保存
されている。
第４図に示すように、基板をSiO2用エツチ
剤、例えば金属に富んだ酸化物層２０を選択的に
除去し、SiO2層１８は殆んどそのまま残す緩衝
フツ化水素酸溶液にさらす。層２０がエツチされ
る速度は、層１８が除去されるエツチ速度よりも
著しく大きい。層２０は例えばプラズマ・エツチ
ないし反応性イオン・エツチングなど他の方法に
よつて除去することができることを指摘してお
く。これはCF4＋H2などの環境を用いるもので、
金属に富んだ層２０をSiO2層１８よりも著しく
速い速度で除去する。高伝導性の金属ケイ化物領
域をポリシリコン領域１４上に沈着させて印刻
し、SiO2保護層１８をこのプロセスによつて金
属ケイ化物上に形成できることがわかる。第４図
で金属ケイ化物層１６を電界効果形トランジスタ
用のゲートとして使用する場合、通常の写真製版
技術および減算エツチング技術を用いてゲートの
どちらかの側に開口を設け、基板１０表面を露出
させることができる。層１８の一部も層１２と共
に除去される。次に適当な半導体用の不純物を基
板１０中に導入して第５図に示すように領域２２
および２４を形成することができる。
第５図に示すように、層１６の表面に層１８を
成長させるのに用いたステツプと類似の別の熱的
酸化ステツプによつて、金属ケイ化物層１６の側
壁上にSiO2の保護層を形成することができる。
酸化性環境中では、シリコンが層１４から層１６
のエツジに移動し、酸素と結合して層１８の延長
である層２６を形成し、上面を保護する。同時に
基板１０の表面が酸化されて、熱酸化物層２８を
形成する。
【図面の簡単な説明】
第１図ないし第５図は、本発明の方法の各プロ
セス・ステツプを図示した一連の断面立面図であ
る。 １０……基板、１２……SiO2層、１４……多
結晶シリコン層、１６……金属ケイ化物層。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上にSiO2層を形成し、該SiO2層上に多
    結晶シリコン層を被着し、該多結晶シリコン層に
    パターンを画定して該SiO2層の選択領域を露出
    させ、該基板の該SiO2層および該多結晶シリコ
    ン層上に高融点金属ケイ化物層を被着し、該基板
    を酸化性雰囲気中で加熱して、該多結晶シリコン
    層の上側の金属ケイ化物層を金属に富んだSiO2
    層に変換し、該基板の酸化表面を、金属に富んだ
    該SiO2層を選択的に食刻する食刻剤にさらして
    最初のSiO2層を露出させることからなる、基板
    上に高融点金属ケイ化物層を形成する方法。
JP8590481A 1980-06-30 1981-06-05 Method of forming high melting point metallic silicide layer Granted JPS5730328A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/164,464 US4285761A (en) 1980-06-30 1980-06-30 Process for selectively forming refractory metal silicide layers on semiconductor devices

Publications (2)

Publication Number Publication Date
JPS5730328A JPS5730328A (en) 1982-02-18
JPS6152595B2 true JPS6152595B2 (ja) 1986-11-13

Family

ID=22594608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8590481A Granted JPS5730328A (en) 1980-06-30 1981-06-05 Method of forming high melting point metallic silicide layer

Country Status (4)

Country Link
US (1) US4285761A (ja)
EP (1) EP0043451B1 (ja)
JP (1) JPS5730328A (ja)
DE (1) DE3175507D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265695U (ja) * 1988-11-08 1990-05-17

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
JPS5679449A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Production of semiconductor device
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
NL186352C (nl) * 1980-08-27 1990-11-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4445134A (en) * 1980-12-08 1984-04-24 Ibm Corporation Conductivity WSi2 films by Pt preanneal layering
US4488166A (en) * 1980-12-09 1984-12-11 Fairchild Camera & Instrument Corp. Multilayer metal silicide interconnections for integrated circuits
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4398341A (en) * 1981-09-21 1983-08-16 International Business Machines Corp. Method of fabricating a highly conductive structure
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
JPS59100520A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置の製造方法
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
JPS59129471A (ja) * 1983-01-14 1984-07-25 Toshiba Corp 半導体装置の製造方法
US4514893A (en) * 1983-04-29 1985-05-07 At&T Bell Laboratories Fabrication of FETs
US4454002A (en) * 1983-09-19 1984-06-12 Harris Corporation Controlled thermal-oxidation thinning of polycrystalline silicon
US4490193A (en) * 1983-09-29 1984-12-25 International Business Machines Corporation Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials
US4481046A (en) * 1983-09-29 1984-11-06 International Business Machines Corporation Method for making diffusions into a substrate and electrical connections thereto using silicon containing rare earth hexaboride materials
JPS60132353A (ja) * 1983-12-20 1985-07-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
US4673968A (en) * 1985-07-02 1987-06-16 Siemens Aktiengesellschaft Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides
US4660276A (en) * 1985-08-12 1987-04-28 Rca Corporation Method of making a MOS field effect transistor in an integrated circuit
JPS6252551A (ja) * 1985-08-30 1987-03-07 Mitsubishi Electric Corp フオトマスク材料
JPH0616556B2 (ja) * 1987-04-14 1994-03-02 株式会社東芝 半導体装置
JPS6489470A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Manufacture of semiconductor device
US4774201A (en) * 1988-01-07 1988-09-27 Intel Corporation Tungsten-silicide reoxidation technique using a CVD oxide cap
US4833099A (en) * 1988-01-07 1989-05-23 Intel Corporation Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
US5093274A (en) * 1990-02-02 1992-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacture thereof
KR950003233B1 (ko) * 1992-05-30 1995-04-06 삼성전자 주식회사 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
US5334545A (en) * 1993-02-01 1994-08-02 Allied Signal Inc. Process for forming self-aligning cobalt silicide T-gates of silicon MOS devices
KR100190105B1 (ko) * 1996-10-24 1999-07-01 윤종용 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조
US6897105B1 (en) * 1998-09-16 2005-05-24 Texas Instrument Incorporated Method of forming metal oxide gate structures and capacitor electrodes
US6448140B1 (en) * 1999-02-08 2002-09-10 Taiwan Semiconductor Manufacturing Company Laterally recessed tungsten silicide gate structure used with a self-aligned contact structure including a straight walled sidewall spacer while filling recess
KR100295061B1 (ko) 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
KR100297738B1 (ko) 1999-10-07 2001-11-02 윤종용 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법
US6372618B2 (en) * 2000-01-06 2002-04-16 Micron Technology, Inc. Methods of forming semiconductor structures
KR100450749B1 (ko) * 2001-12-28 2004-10-01 한국전자통신연구원 어븀이 도핑된 실리콘 나노 점 어레이 제조 방법 및 이에이용되는 레이저 기화 증착 장비
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7056780B2 (en) * 2003-07-18 2006-06-06 Intel Corporation Etching metal silicides and germanides
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8647523B2 (en) 2011-03-11 2014-02-11 Fujifilm Electronic Materials U.S.A., Inc. Etching composition
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US8709277B2 (en) 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
US10741560B2 (en) * 2017-10-26 2020-08-11 International Business Machines Corporation High resistance readout FET for cognitive device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4090915A (en) * 1977-08-12 1978-05-23 Rca Corporation Forming patterned polycrystalline silicon
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare
DE2815605C3 (de) * 1978-04-11 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4228212A (en) * 1979-06-11 1980-10-14 General Electric Company Composite conductive structures in integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265695U (ja) * 1988-11-08 1990-05-17

Also Published As

Publication number Publication date
EP0043451A3 (en) 1984-07-25
US4285761A (en) 1981-08-25
EP0043451B1 (en) 1986-10-22
JPS5730328A (en) 1982-02-18
EP0043451A2 (en) 1982-01-13
DE3175507D1 (en) 1986-11-27

Similar Documents

Publication Publication Date Title
JPS6152595B2 (ja)
US4425700A (en) Semiconductor device and method for manufacturing the same
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
EP0076105B1 (en) Method of producing a bipolar transistor
US4551907A (en) Process for fabricating a semiconductor device
JPS6056293B2 (ja) 半導体集積回路装置の製造方法
EP0068843B1 (en) Method of producing a conductor in a desired pattern on a semiconductor substrate
JPS59175726A (ja) 半導体装置の製造方法
JPS6214107B2 (ja)
JPS603158A (ja) 電界効果トランジスタの形成方法
EP0066675B1 (en) Processes for the fabrication of field effect transistors
JPS6039848A (ja) 半導体装置の製造方法
JPS6255949A (ja) 半導体装置の製造方法
JPS582065A (ja) 半導体装置の製造方法
EP0053484B1 (en) A method for fabricating semiconductor device
JPH03131032A (ja) 半導体装置およびその製造方法
JPH07240461A (ja) 半導体装置の製造方法
JPH0513364A (ja) 半導体素子の製造方法
JPS59189657A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
JPS5889861A (ja) 半導体装置およびその製造方法
JPH0198230A (ja) 半導体装置の製造方法
JPH04324672A (ja) 抵抗形成法
JPH03135071A (ja) 薄膜トランジスタ及びその製造方法
JPH01286364A (ja) 半導体装置の製造方法