JPS6151192A

JPS6151192A - グラフ表示装置

Info

Publication number: JPS6151192A
Application number: JP59173833A
Authority: JP
Inventors: 村上　文庸
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-08-21
Filing date: 1984-08-21
Publication date: 1986-03-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】７発明の技術分野］本発明は、ＣＲＴディスプレイ装置等に図形及び曲線等
のグラフを表示するためのグラフ表示装置に関する。

［従来技術とその問題点］従来、コンピュータシステムにおいて、ＣＲＴディスプ
レイ装置等に図形及び曲線などのグラフ表示を行なう場
合、マイクロプロセッサ（以下ＣＰｔＪと称す）の制御
によりグラフ表示に必要な表示データが表示メモリ（Ｒ
ＡＭ）に記憶される。

このとき、ＣＰＵは、１ドツト毎に表示メモリのアドレ
スを指定し、所定のドツトパターンからなる表示データ
を表示メモリに記憶する。そして、表示メモリに記１ｎ
された表示データに応じて、ディスプレイ装置に所定の
グラフが表示されることになる。

ところで、上記・のような方式では、表示メモリに表示
データを記憶する際、１ドツト毎にアドレス指定を行な
うため、多数のアドレス用パスラインを必要とする。ま
−た、上記のような表示データの作成をＣＩ”　ＬＪの
制御により行なうため、ＣＰＵの処理時間が多大どなり
、ＣＰＵの処理効率が低下する問題があった。

［発明の目的］本発明は上記の点に鑑みてなされたもので、その目的は
、ディスプレイ装置にグラフ表示を行なう際、ＣＰＵの
処理但を低減しかつグラフ表示処理に必要なデータライ
ンを減少して、ＣＰＵの処理効率を向上でき、回路構成
を簡単化できるグラフ表示装置を提供することにある。

［発明の要点］本発明は、表示メモリにグラフ表示用の表示データを記
憶させる際、ＣＰＵから供給されるグラフデータを記憶
するグラフデータ記憶手段を備えている。グラフデータ
は、始点アドレス、方向データ及び移動量データの各デ
ータから構成されている。グラフデータ記憶手段に記憶
されたグラフデータは、グラフデータ処理手段により読
出される。グラフデータ処理手段は、読出したグラフデ
ツー　　　　−夕に基づいて、表示メモリの所定の各アド
レスにドツトデータを書込み、表示データを作成する。

このような構成により、ＣＰＵのグラフ表示処理量を軽
減でき、しかもグラフ表示処理に必要なデータバスライ
ンを減少することができる。

［発明の実ｂＩ例］以−ト図面を参照して本発明の一実施例を説明する。第
１図は一実施例に係わるグラフ表示ｖｊ装置の（ａ成を
示すブロック図である。Ｍ１図において、グラフデータ
記憶部１０は、図示しないＣＰＵから供給されるグラフ
データを記憶する。グラフデータは、始点アドレス、方
向データ及び移ｉ！１ｌｆｆｉデータから（３成されて
いる。グラフデータ記憶部１ｏはアドレスレジスタ１１
からアドレスが指定され、記憶したグラフデータをデー
タ分配部１２に出力する。

このとき、アドレスレジスタ１１はレジスタ制御部１３
にＪ：り制御される。データ分配部１２は、グラフデー
タを受信すると、このグラフデータがら始点アドレスデ
ー夕である行アドレス及び列アドレスをそれぞれ行アド
レスレジスタ１４及び列アドレスレジスタ１５に出力す
る。また、データ分配部１２は、グラフデータの中で方
向データ及び移動量データをグラフデータレジスタ１Ｇ
に出力する。

グラフデータ判断部１１は、グラフデータレジスタ１６
に格納されたグラフデータを読出し、方向データか又は
移！１１１ｍデータであるかを最上位ピットで判断する
。この判断結果により方向データであれば、その方向デ
ータは方向データレジスタ１８に格納される。グラフデ
ータ判断部１７は、方向データレジスタ１８内の方向デ
ータの最上位ビットをクリアし、グラフデータレジスタ
１６の内容を「１」にセットする。また、グラフデータ
判断部１１は判断結果により、移動量データの場合には
それをグラフデータレジスタ１６に再度格納する。乗詐
部１９は、グラフデータ判断部１７の制御によりグラフ
データレジスタ１６の内容に、０倍レジスタ２ｏの０倍
データを乗算してその結果をグラフデータレジスタ１６
に出力する。方向データ判断部２１は、方向データレジ
スタ１８から方向データを読出し、その方向データの内
容を判断じて加算データ又は減算データを行アドレス演
算部２２及び列アドレス演算部２３に出力する。行アド
レス演算部算部２２は、行アドレスレジスタ１４の内容
に加埠データ又は減算データに応じて加減ｎを行ない、
その結果を行アドレスレジスタ１４に出力りる。一方、
列アドレス演算部２３は、列アドレスレジスタ１５の内
容に加算データ又は減算データに応じて加減算を行ない
、その結果を列アドレスレジスタ１５に出力する。

表示メモリ２４は、行アドレスレジスタ１４及び列アド
レスレジスタ１５で指定される各アドレスに、点灯デー
タ書込２！１Ｓ２５から供給されるドツトデータを記憶
する。点灯データ書込部２５は、方向データ判断部２１
及び制御部２６の制御により表示メモリ２４にドツトデ
ータを出力する。ｌｌｌｒｎ部２６は、装置全　′休の
８作を制御するマイクロプロセッサである。

表示部２１は、例えばＣＲＴディスプレイ装置やドツト
マトリクス構成の液晶表示装置で、表示メモリ２４に記
憶されたドツトパターンに応じたグラフ表示を行゛なう
。

上記のような構成のグラフ表示装置において、一実施例
に係わる動作を説明する。先ず、ホストコンビュークで
あるＣＰＵからグラフデータ、０倍データ及び表示命令
がそれぞれ供給される。グラフデータは、グラフデータ
記憶部１０に記憶される。このグラフデータ記憶部１０
には、例えば第２図に示すような始点データ、方向デー
タ及び移動同データからなるグラフデータが格納される
。また、０倍データはｎ　ｆ８レジスタ２０に格納され
、表示命令は制御部２Ｇに与えられる。

次に、第４図ＱフローチャートのステップＳ１に示すよ
うに、グラフデータ記憶部１０内のグラフデータの中で
始点アドレスデータが行アドレスレジスタ１４及び列ア
ドレスレジスタ１５にセットされる。即ち、行アドレス
レジスタ１４にはグラフデータ記憶部１０のアドレスＸ
Ｏに記憶された行アドレスデータが格納される。一方、
列アドレスレジスタ１５にはアドレスＸ１に記憶された
列アドレスデータが格納される。制御部２Ｇは、上記の
ような始点アドレスがセットされると、その始点アドレ
ス、　　　に相当する表示メモリ２４の位置にドツトデ
ータを！、込むように点灯データ四込部２５を制御する
（ステップＳ２）。ここでは、第６図に示すようなドツ
トデータＤ１が、表示メモリ２４に書込まれたことにな
る。さらに、ステップＳ３，８４に示すように、グラフ
データ記憶部１０のアドレスＸ２のデータから順次グラ
フデータレジスタ１Ｇに格納される。即ち、方向データ
及び移動量データが、それぞれ順次グラフデータレジス
タ１６に格納されることになる。ステップＳ５ではデー
タＣの内容が終点コードであるか否かを判断する。グラ
フデータ判断部１７は、ステップＳ６に示すように、グ
ラフデータレジスフ１Ｇ内のデータＣが方向データ又は
移８ｆｆｉデータのいずれかであるかを、最上位ビット
に、１；り判断する。例えば最上位ビットが「１」であ
れば、方向データであると判断されて方向データレジス
タ１８に格納される（ステップ８７）。

方向データレジスタ１８に格納された方向データの最上
位ピッｌ−は、グラフデータ判断部１７によりクリアさ
れる（ステップ３８）。さらに、ステップＳ９．Ｓ’Ｉ
Ｏに示すように、グラフデータレジスタ１Ｇの内容は「
１」にセットされ、その内容は乗算部１９でｎ　（８デ
ータを乗算される。ここで、グラフデータレジスタ１Ｇ
の内容が「１」にセットされたことは、移！１Ｉｆｆｌ
ｒＩＪの移動量データがセットされたことを意味する。

また、乗算部１９による乗算処理は、グラフ表示をｎ倍
に拡大する場合に必要となり、通常０倍データは「１」
である。

次にステップ＄１１において、方向データ判断部２１は
、方向データレジスタ１８から方向データを読出し、方
向データの内容を判断する。ここで、例えば第３図に示
すように、方向データの内容に応じて、各方向が予め設
定されているものとする。

方向データ判断部２１は、具体的には第５図のフローチ
ャートで示すように、方向データの各ビット毎の判断に
より加算データ又は減算データを行アドレス演σ部２２
又は列アドレス演算部２３に出力する。いま仮に、方向
データが第２図に示すグラフデータ記憶部１０のアドレ
ス×２に相当するデータ「ｏｏｏｏｌｏｏｌ」である場
合、先ずステップ３１３．３１４に示す処理が実行され
る。即ち、方向データ判断部２１から加算データ「１」
が行アドレス演算部２２に出力される。行アドレス演算
部２２は、行アドレスレジスタ１４の内容に「１」を加
算して、その加算結果を行アドレスレジスタ１４に出力
する。さらに、ステップ３１５、ステップＳ１７でＮＯ
と判断された後にステップＳ１９．Ｓ２０に示１゛処理
が実行され、方向データ判断部２１゜から加ｉデーク「
１」が列アドレス演算部２３に出力される。これにより
、列アドレス演算部２３で、列アドレスレジスタ１５の
内容に「１」が加算された後、その加算結果が列アドレ
スレジスタ１５にセットされる。そして、ステップ８２
１に示すように、行アドレスレジスタ１４及び列アドレ
スレジスタ１５の内容に応じて、表示メモリ２４にドツ
トデ−タが丹込まれる。このとき、グラフデータレジス
タ１Ｇの内容部ら移８ｆｆｉデータは「１」であるため
、ステップ３２２．８２３を実行して第５図の処理を終
了し、その結果第６図に示すドツトデータＤ２が書込ま
れる。これにより、第４図のステップＳ１’１が処理さ
れ、続けてステップ８１２により次のグラフデータ（即
ちグラフデータ記憶部１０のアドレス×３のデータ）が
グラフデータレジスタ１６にセットされて、上記と同様
の動作が実行される。

１０に表示メモリ２４のアドレス指定を行なう処理を不
必要にでさ、ＣＰＵの処理効率を向上することがでさ″
る。また、ＣＰＵとグラフ表示装置間のデータライン故
を大幅に減少することができる。さらに、グラノｒ−夕
は始点アドレス、方向データ及び移動量データからなり
、各データが順次供給されることにＪ：す、表示メモリ
２４に所定のドツトデータが記憶される。このため、各
データのどツ１〜数を少故に設定でき、データ量の少な
いグラフデータでグラフ表示を行なうことができる。し
たがって、結果的にＣＰＵからの表示データに対してデ
ータ圧縮を実現でき、ＣＰＵの処理速度を高めることが
できる。

［発明の効果〕以上詳述したように本発明によれば、ＣＰＵから供給さ
れる表示データに応じてディスプレイ装置にグラフ表示
を行なうグラフ表示装置において、ＣＰｔＪの処理債を
低減しかつグラフ表示処理に必要なデータラ−ｒンを減
少できる。したがって、ＣＰＵの処理効率を向上でき、
グラフ表示装置全体の回路構成を簡単化できる効果を得
ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるグラフ表示装置の１
か成を示すブロック図、第２図は同実施例のグラフデー
タ記憶部の記憶内容の一例を示す図、第３図は同実施例
のグラフデータにおいて方向データの内容を説明するた
めの図、第４図及び第５図はそれぞれ同実施例の動作を
説明するためのフローチャート、第６図は同実施例の表
示状態の一例を示す図である。１０・・・グラフデータ記憶部、１２・・・データ分配
部、１４・・・行アドレスレジスタ、１５・・・列アド
レスレジスタ、１６・・・グラフデータレジスタ、１７
・・・グラフデータ判断部１７．１８・・・方向データ
レジスタ、２１・・・方向データ判断部、２２・・・行
アドレス演算部、２３・・・列アドレス演算部、・２４
・・・表示メモリ、２７・・・表示部。出願人代理人　弁理士　鈴江武彦第２図第３図第４図

Claims

【特許請求の範囲】

表示部に図形及び曲線等のグラフを表示させるための表
示データを記憶する表示メモリと、上記表示データを作
成する際に必要な始点アドレス、方向データ及び移動量
データの各データから構成されるグラフデータを記憶す
るグラフデータ記憶手段と、上記グラフデータ記憶手段
から上記グラフデータを読出しその始点アドレスデータ
に応じて上記表示メモリの始点アドレスを設定して上記
方向データ及び移動量データに応じて始点アドレスを始
点とする表示メモリの所定のアドレスにドットデータを
設定して上記表示データを作成するグラフデータ処理手
段とを具備したことを特徴とするグラフ表示装置。