JPS6149458A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6149458A JPS6149458A JP17200784A JP17200784A JPS6149458A JP S6149458 A JPS6149458 A JP S6149458A JP 17200784 A JP17200784 A JP 17200784A JP 17200784 A JP17200784 A JP 17200784A JP S6149458 A JPS6149458 A JP S6149458A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- integrated circuit
- circuit device
- semiconductor integrated
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、容量を具備した半導体集積回路装置に関す
るものである。
るものである。
従来のこの種の装置には、第１図に容量構成の要部を断
面図で示すようなものがあった。第１図はＭＯ８型Ｐ−
拡散基板の場合を示し、１はＰ−拡散からなる半導体基
板、２はＮ−拡散層、３はＮ十拡散層、４はポリシリコ
ンあるいはアルミからなる導電体、５はゲート酸化膜、
６はフィールド酸化膜、Ｔは上積み酸化膜、８はアルミ
からなるコンタクトである。
面図で示すようなものがあった。第１図はＭＯ８型Ｐ−
拡散基板の場合を示し、１はＰ−拡散からなる半導体基
板、２はＮ−拡散層、３はＮ十拡散層、４はポリシリコ
ンあるいはアルミからなる導電体、５はゲート酸化膜、
６はフィールド酸化膜、Ｔは上積み酸化膜、８はアルミ
からなるコンタクトである。
このよ５に構成されたＭＯ８型半導体集積回路装置にお
いて、導電体４とＮ−拡散層２とを電極とし、ゲート酸
化膜５を誘電体とした容量を形成している。
いて、導電体４とＮ−拡散層２とを電極とし、ゲート酸
化膜５を誘電体とした容量を形成している。
このような構成の容量における容量値は、第（１）式で
表わされる。
表わされる。
Ｓ・εＯＸ ’も
Ｃ＝□・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・（１）１、寓 上式において、ε。工は酸化膜の比誘電率、ε。は真空
の誘電率、ｔ０８はゲート酸化膜５の厚さ、Ｓはポリシ
リコンあるいはアルミからなる導電体４とゲート酸化膜
５とが接する面積である。したがって、大容量を得るた
めには酸化膜の比誘電率ε。８と誘電体となるゲート酸
化膜５の厚さｔｌ、ｘはプロセス上限定されるので、面
積Ｓを大きくしなげればならず、このため集積回路のチ
ップ表面を大面積占有しなげればならなかった。
・・・・・・・・（１）１、寓 上式において、ε。工は酸化膜の比誘電率、ε。は真空
の誘電率、ｔ０８はゲート酸化膜５の厚さ、Ｓはポリシ
リコンあるいはアルミからなる導電体４とゲート酸化膜
５とが接する面積である。したがって、大容量を得るた
めには酸化膜の比誘電率ε。８と誘電体となるゲート酸
化膜５の厚さｔｌ、ｘはプロセス上限定されるので、面
積Ｓを大きくしなげればならず、このため集積回路のチ
ップ表面を大面積占有しなげればならなかった。
この発明は、上記従来の半導体集積回路装置の欠点を解
消しようとするもので、半導体チップ上に複数の導電体
を半導体チップ上面に対し垂直方向忙小間隔に近接して
配設し、前記各導電体を絶縁膜で絶縁して複数の容量を
形成し、半導体チップの上面を大面積を占有することな
く、大きな容量値をもつ半導体集積回路装置を提供する
ことを目的としている。以下、この発明の一実施例を図
面について説明する。
消しようとするもので、半導体チップ上に複数の導電体
を半導体チップ上面に対し垂直方向忙小間隔に近接して
配設し、前記各導電体を絶縁膜で絶縁して複数の容量を
形成し、半導体チップの上面を大面積を占有することな
く、大きな容量値をもつ半導体集積回路装置を提供する
ことを目的としている。以下、この発明の一実施例を図
面について説明する。
第２図はこの発明の一実施例による半導体集積回路装置
の容量構成の要部断面図を示し、第３図は第２図の等価
回路図である。これらの図で、第１図と同一または相当
部分は同じ符号で示されている。第２図において、９は
前記導電体４の上面に絶縁膜を介して形成された導電体
であり、１０は前記導電体９を絶縁する絶縁膜である。
の容量構成の要部断面図を示し、第３図は第２図の等価
回路図である。これらの図で、第１図と同一または相当
部分は同じ符号で示されている。第２図において、９は
前記導電体４の上面に絶縁膜を介して形成された導電体
であり、１０は前記導電体９を絶縁する絶縁膜である。
これによって２層に容量か形成される。
このような構成のＭＯ８型半導体集積回路装置において
、Ｎ−拡散層２および導電体４を電極とし、ゲート酸化
膜５を誘電体とした容量ＣＩとし、導電体４および導電
体９を電極とし、絶縁膜１０１に：誘電体とした容量Ｃ
２が、第３図に等価回路として示したようにＡ、Ｂ間に
並列に形成される。
、Ｎ−拡散層２および導電体４を電極とし、ゲート酸化
膜５を誘電体とした容量ＣＩとし、導電体４および導電
体９を電極とし、絶縁膜１０１に：誘電体とした容量Ｃ
２が、第３図に等価回路として示したようにＡ、Ｂ間に
並列に形成される。
なお、上記実施例では導電体４．９を半導体チップの垂
直方向に２層に配置したが、２層以上複数層絶縁膜を介
して近接して配置してもよい。
直方向に２層に配置したが、２層以上複数層絶縁膜を介
して近接して配置してもよい。
また、上記実施例では導電体４．！ＩＮ−拡散層２の上
面に配置したが、拡散層はＮ型だけでなくＰ型でもよい
。
面に配置したが、拡散層はＮ型だけでなくＰ型でもよい
。
また、上記実施例では導電体９とＮ−拡散層２をアルミ
からなるコンタクト８で接続した場合につ（・て説明し
たが、拡散層を用いず、導電体４゜９の相互間で容量を
形成してもよい。
からなるコンタクト８で接続した場合につ（・て説明し
たが、拡散層を用いず、導電体４゜９の相互間で容量を
形成してもよい。
また、上記実施例では導電体４．９をＡ、Ｂ２点に接続
した場合について述べたが、導電体４゜９は２点以上複
数点に接続してもよい。
した場合について述べたが、導電体４゜９は２点以上複
数点に接続してもよい。
以上説明したように、この発明は半導体チップの上面に
この上面に対し垂直方向に絶縁膜を介して複数の導電体
を形成して多層に容量を形成するとともに、前記容量を
それぞれ近接して複数配設したので、前記導電体間の距
離を短くし、導電体の数を増加することによって、大容
量を得ることができるので、従来のように広大な面積ケ
占有することな（大容量を得ることかできる。そのため
、チップ面積の縮少に非常に有効である等の第１３点カ
ー得られる。
この上面に対し垂直方向に絶縁膜を介して複数の導電体
を形成して多層に容量を形成するとともに、前記容量を
それぞれ近接して複数配設したので、前記導電体間の距
離を短くし、導電体の数を増加することによって、大容
量を得ることができるので、従来のように広大な面積ケ
占有することな（大容量を得ることかできる。そのため
、チップ面積の縮少に非常に有効である等の第１３点カ
ー得られる。
第１図は従来のＭＯ８型半導体集積回路装置における容
量構成の要部断面図、第２図を家この分明の一実施例に
よる半導体集積回路装置における容量構成の要部断面図
、第３＠は第２図の等価回！各図である。 図中、１はＰ−拡散からなる半導体基板、２（′ｉＮ−
拡散層、３はＮ十拡散層、４はポリシリコンあるいはア
ルミからなる導電体、５１ゲート酸イヒ膜、６はフィー
ルド酸化膜、Ｔは上積み酸イし膜。 ８はアルミからなるコンタクト、９１導亀体、１０は導
電体を絶縁する絶縁膜である。 なお、図中の同一符号は同一または相当部分な示す。
量構成の要部断面図、第２図を家この分明の一実施例に
よる半導体集積回路装置における容量構成の要部断面図
、第３＠は第２図の等価回！各図である。 図中、１はＰ−拡散からなる半導体基板、２（′ｉＮ−
拡散層、３はＮ十拡散層、４はポリシリコンあるいはア
ルミからなる導電体、５１ゲート酸イヒ膜、６はフィー
ルド酸化膜、Ｔは上積み酸イし膜。 ８はアルミからなるコンタクト、９１導亀体、１０は導
電体を絶縁する絶縁膜である。 なお、図中の同一符号は同一または相当部分な示す。
Claims (1)
- 半導体チップの上面に、この上面に対し垂直方向に配設
された複数の導電体のそれぞれを対向させて電極とし、
前記各導電体間に絶縁膜を介在させて形成した容量を多
層に近接して所要数配設したことを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17200784A JPS6149458A (ja) | 1984-08-17 | 1984-08-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17200784A JPS6149458A (ja) | 1984-08-17 | 1984-08-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149458A true JPS6149458A (ja) | 1986-03-11 |
Family
ID=15933788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17200784A Pending JPS6149458A (ja) | 1984-08-17 | 1984-08-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205976A2 (en) * | 2000-11-13 | 2002-05-15 | Sharp Kabushiki Kaisha | Semiconductor capacitor device |
| US6885081B2 (en) | 2000-11-13 | 2005-04-26 | Sharp Kabushiki Kaisha | Semiconductor capacitor device having reduced voltage dependence |
-
1984
- 1984-08-17 JP JP17200784A patent/JPS6149458A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205976A2 (en) * | 2000-11-13 | 2002-05-15 | Sharp Kabushiki Kaisha | Semiconductor capacitor device |
| EP1205976A3 (en) * | 2000-11-13 | 2004-04-07 | Sharp Kabushiki Kaisha | Semiconductor capacitor device |
| US6885081B2 (en) | 2000-11-13 | 2005-04-26 | Sharp Kabushiki Kaisha | Semiconductor capacitor device having reduced voltage dependence |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420449A (en) | Capacitor for a semiconductor device | |
| US7663207B2 (en) | Semiconductor device | |
| KR20010039886A (ko) | 반도체 장치 | |
| JPS61263251A (ja) | 半導体装置 | |
| JPS5989450A (ja) | 半導体集積回路装置 | |
| KR960015519B1 (ko) | 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법 | |
| JPS6149458A (ja) | 半導体集積回路装置 | |
| US5313090A (en) | Bipolar memory cell having capacitors | |
| JPS61170057A (ja) | 縦型キヤパシタ− | |
| JPS62104067A (ja) | 半導体装置 | |
| GB2294586A (en) | Capacitor for semiconductor device | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JP2826239B2 (ja) | コンデンサ | |
| KR940005890B1 (ko) | 전계효과트랜지스터 및 그 제조방법 | |
| JPS6027158A (ja) | 半導体集積回路装置 | |
| JPS628040B2 (ja) | ||
| JPH02126665A (ja) | 半導体装置 | |
| JPH0419751Y2 (ja) | ||
| JPH0138375B2 (ja) | ||
| JPH0774309A (ja) | 半導体集積回路装置 | |
| JP2613939B2 (ja) | 半導体装置 |