JPS6149430A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6149430A
JPS6149430A JP59171890A JP17189084A JPS6149430A JP S6149430 A JPS6149430 A JP S6149430A JP 59171890 A JP59171890 A JP 59171890A JP 17189084 A JP17189084 A JP 17189084A JP S6149430 A JPS6149430 A JP S6149430A
Authority
JP
Japan
Prior art keywords
bonded
epoxy paste
paste
wire
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171890A
Other languages
English (en)
Inventor
Akira Shinohara
篠原　彰
Shinji Okamura
真二 岡村
Tatsuo Shimotori
霜鳥　達雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59171890A priority Critical patent/JPS6149430A/ja
Publication of JPS6149430A publication Critical patent/JPS6149430A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体チップを金属リードフレーム或いはセ
ラミック基板、アルミ基板上にエポキシ系ペーストで接
着硬化させ、ワイヤーボンドする半導体装置の製造方法
に関する。
従来例の構成とその問題点 第１図ａ−ｅは従来の半導体チップ、ダイボンドからワ
イヤーボンドに至る製造工程流れ図で、その設備の簡単
な構成図を示している。これらについて順を追って説明
する。第１図ａのように、設備Ａの中で、コムカセット
１から、リードフレーム２示ステージ３上に順次送り出
され、同ステージ３上で、接着剤供給部４から定量の接
着剤滴下、つづいて、チップ供給部から半導体チップが
載置される。半導体チップを金属リードフレームやセラ
ミック基板、アルミ基板上に接着固定する方法として、
加熱硬化型エポキシ系ペーストが広く使用されているこ
とは周知の通りである。第１図すはリードフレーム上の
載置部に接着剤７を介して、半導体チップ８を載置した
状態の斜視図である。ところがこの加熱硬化型エポキシ
系ペーストは文字通り加熱硬化を必要としており、従来
例では第１図ａのダイボンド済みリードフレーム６を摂
氏百数十度から２百数十度で数十分から数時間、第１図
Ｃで示される定温乾燥炉Ｂの中で加熱作業を行っていた
。こうしてエポキシ系ペーストの硬化が十分性われた後
、第１図ｄに示されるように、設備Ｃの中で、ワイヤー
ボンド工程へト送られ、例えば、全線１０を用い、加熱
用ヒータ１０でリードフレームを所定温度に保って、ワ
イヤーボンド作業が行われるのである。第１図ｅは、ワ
イヤーボンド工程を終了した状態の斜視図である。
ダイボンド工程及びワイヤーボンド工程は、良く知られ
ているように、１個１個順番に製品が設備上を送られな
がらダイボンド作業やワイヤーボンド作業が行われるが
、硬化工程はまとめて一度に処理されるのが一般的であ
る。硬化用設備はかなり大きな容積を必要とするので、
半導体装置を生産する上でこの硬化用設備スペースがか
なり大きなロスとなっている。それに加えて、第１図ｄ
。
ｂ、ｃに示すように、ダイボンド工程と硬化工程。
ワイヤーボンド工程は個別作業になっているので工程の
リードタイムが長くなる欠点があった。前述したように
硬化工程ではダイボンドされた製品を一定数量にまとめ
て、定温乾燥炉で数時間程度加熱硬化するので、製品の
流れがこの硬化工程モ中断する欠点があった。
発明の目的 こうした問題点にかんがみ、本発明は、効率良く、短い
リードタイムで生産する方法とその設備の構成を変えよ
うとするものである。
発明の構成 本発明は、半導体チップをダイボンダー上で、同チップ
載置部に加熱硬化型エポキシ系ペーストで接着し、同一
設備上で連続して短時間内に加熱硬化する工程をそなえ
た半導体装置の製造方法であり、これにより、定温乾燥
炉を用いる固定加熱硬化工程が省け、連続工程による製
造作業が行なわれ、製造効率の向上がはかられる。すな
わち、従来との相違点は硬化工程が独立しておらずダイ
ボンド、又はワイヤーボンド工程の一部に組み込まれて
いる点にある。
実施例の説明 第２図は本発明実施例の説明図である。この例では設備
Ａ′に連続硬化式ダイボンダーが示してあり、この設備
では、コムカセット１からリードフレーム２が一枚づつ
引き出され、ステージ３の上を移動する。４はエポキシ
系ペースト滴下機構であり、５は半導体チップ供給機構
である。金属リードフレームの所定位置にエポキシ系ペ
ーストで半導体チップが載置されてステージ３の上を順
次送られ、加熱用オープンチューブ１１内に入る。
ここには加熱用ヒーターが内蔵されていて、摂氏百数十
度乃至３百数十度の温度範囲内で製品が加熱される。リ
ードフレーム上に滴下されたエポキシ系ペーストはこの
加熱用オープンチューブ１１を通過する間に充分硬化さ
れる。このようにして、ダイボンド工程において、エポ
キシ系ペーストの硬化を連続的に行なうものである。猶
、この場合に使うエポキシ系ペーストは短時間で加熱硬
化が可能な速硬化型エポキシ系ペーストであり、実施例
では、２００℃で３０秒、２１５０’Ｃ，１０秒で硬化
がはソ完了する。連続硬化式ダイボンダーＡ′で半導体
チップがエポキシ系ペーストで接着固定されたリードフ
レーム２がコムカセット１から取り出され、ステージ３
上を順次送られ、ワイヤーボンド部でワイヤーボンドさ
れる。なお、第２図の設備Ａ′中の加熱用ヒーター１０
は、ダイボンダーの後段に配設されたものである。その
後の工程は、第１図ｄと同じ設備で、同工程処理を行な
えばよい。
第３図は本発明の別の方法で用いた設備Ｃ′を示してい
る。
この方法はダイボンダーには加熱硬化用の機能は付けな
いで、設備Ｃ′で示すワイヤーボンダーの前段部に加熱
硬化併用の機能を設け、従来例のような分離された硬化
用工程を必要とすることなく、ダイボンドからワイヤー
ボンドへと連続的作業を行うことが可能となる方法を実
現している。
つ捷り、図中、コムカセット１から引き出されたリード
フレーム２には半導体チップが未硬化状態　　　　　　
。
ノエホキシ系ペーストで接着されている。これが、ワイ
ヤーボンダーの前段部イで加熱され、リードフレームが
順送される間に硬化が完了する。図中１０は加熱用ヒー
ターである。１１はチューブであることを示している。
加熱温度について／′ｉ第２図示の実施例の場合と同様
、摂氏百数十度乃至３百数十度で、時間は１０秒〜数十
秒である。
なお、本発明各実施例では、加熱中に発生するガスを換
気する事も重要であり、実施例では窒素ガス等の不活性
ガスを流し、エポキシ系ペーストから発生したガスがリ
ードフレームに付着しないよう工夫している。
発明の効果 以上の説明から明らかな様に本発明は、ダイボンド工程
又はワイヤーポンド工程の中でエポキシ系ペーストの加
熱硬化作業を自動的に行うことができ、従来の欠点とさ
れていたところの定温乾燥炉を用いた硬化作業を省くこ
とを可能にし、作業スペースの節約、リードタイムの短
縮、連続作業化の実現、等々、生産効率を向上せしめる
優れた利点を有する。
【図面の簡単な説明】
！ 第１図は従来の該当工程流れ図、第２図、第３図は本発
明に係わる実施例の該当工程流れ図である。 １・・・・・・コムカセット、２・・・・・・リードフ
レーム、３・・・・・・ステージ（リード搬送用）４・
・・・・・エポキシ系ペースト滴下機構、５・・・・・
・半導体チップ載置機構、６・・・・・・グイボンド済
みリードフレーム、７・・・・・・エポキシ系ペースト
、８・・・・・・半導体チップ、９・・・・・・全線、
１０・・・・・・加熱用ヒーター、１１・・・・・・被
覆用チューブ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップをダイボンダー上で、同チップ載置
    部に加熱硬化型エポキシ系ペーストで接着し、同一設備
    上で連続して短時間内に加熱硬化することを特徴とする
    半導体装置の製造方法。
  2. （２）半導体チップが同チップ載置部に予め加熱硬化型
    エポキシ系ペーストで接着され、加熱硬化過程で連続し
    て、ワイヤーボンドすることを特徴とする特許請求の範
    囲第１項に記載の半導体装置の製造方法。
JP59171890A 1984-08-17 1984-08-17 半導体装置の製造方法 Pending JPS6149430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171890A JPS6149430A (ja) 1984-08-17 1984-08-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171890A JPS6149430A (ja) 1984-08-17 1984-08-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6149430A true JPS6149430A (ja) 1986-03-11

Family

ID=15931698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171890A Pending JPS6149430A (ja) 1984-08-17 1984-08-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6149430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330341A (ja) * 1989-06-28 1991-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及びその装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165642A (en) * 1979-06-11 1980-12-24 Hitachi Ltd Method of assembling semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165642A (en) * 1979-06-11 1980-12-24 Hitachi Ltd Method of assembling semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330341A (ja) * 1989-06-28 1991-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及びその装置

Similar Documents

Publication Publication Date Title
US20070095280A1 (en) Method and apparatus for attaching a workpiece to a workpiece support
JPH09232342A (ja) ダイボンディング装置
JPS6149430A (ja) 半導体装置の製造方法
JP2570583B2 (ja) 樹脂封止型半導体装置の製造方法及びその製造装置
JP3381563B2 (ja) 半導体装置の製造方法
JPH0122981B2 (ja)
JP2526100Y2 (ja) 銀ペーストキュア装置
KR910006158B1 (ko) 에폭시 접착제의 경화방식
JPH10340914A (ja) 半導体装置の製造方法
JPH0720915Y2 (ja) 銀ペーストキュア炉
JP2555897B2 (ja) ダイボンディング用樹脂接着剤キュア装置
JP2001060594A (ja) 半導体装置の製造方法およびそれに使用されるベーキング装置
JPS61263230A (ja) ペレット付方法
JPS6063937A (ja) 電子部品の組立装置
JPH06163646A (ja) 半導体チップ接着装置及び接着方法
JPH0284745A (ja) 半導体製造装置
JP2970115B2 (ja) 半導体の製造方法
JPS63144528A (ja) 半導体装置の製造装置
JPS6063936A (ja) リ−ドフレ−ムの処理方法
JPS6327029A (ja) 樹脂封止型半導体装置の製造方法
JPH07283245A (ja) 半導体チップのダイボンディング方法
JP3156500B2 (ja) キュア装置
JPS6384033A (ja) 半導体装置の製造方法
JPS5998538A (ja) 半導体装置の製造方法
JPS5923534A (ja) 半導体装置の製造方法