JPS6145626A - デジタル位相比較器 - Google Patents
デジタル位相比較器Info
- Publication number
- JPS6145626A JPS6145626A JP59166329A JP16632984A JPS6145626A JP S6145626 A JPS6145626 A JP S6145626A JP 59166329 A JP59166329 A JP 59166329A JP 16632984 A JP16632984 A JP 16632984A JP S6145626 A JPS6145626 A JP S6145626A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- pulse
- output
- leading edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２つのパルスの位相差を求めるデジタル位相
比較器に関する。
比較器に関する。
第４図はＰＬＬで現在用いられているデジタル位相比較
器の一例を示す回路図、第５図はそのタイムチャートで
ある。このデジタル位相比較器は入力パルスの後縁で動
作し、入力端子Ｒの入力信号に対して入力端子Ｖの入力
パルス（ＶＣＯ出力）の位相が遅れているとき出力端子
Ｕに、遅れているとき出力端子りに位相差の信号があら
れれる。
器の一例を示す回路図、第５図はそのタイムチャートで
ある。このデジタル位相比較器は入力パルスの後縁で動
作し、入力端子Ｒの入力信号に対して入力端子Ｖの入力
パルス（ＶＣＯ出力）の位相が遅れているとき出力端子
Ｕに、遅れているとき出力端子りに位相差の信号があら
れれる。
このデジタル位相比較器では入力パルスの前縁に基づく
位相差の信号（図中、破線で示す〕が欠落するので、デ
ユーティサイクルが５０％以上の位相差の信号を得るこ
とはできない。さらに、このデジタル位相比較器はグリ
ッチと呼ばれるヒゲのような信号で誤動作するので、高
精度が要求されるパルス幅位相演算方式のサーボコント
ローラの回路には用いることができない。
位相差の信号（図中、破線で示す〕が欠落するので、デ
ユーティサイクルが５０％以上の位相差の信号を得るこ
とはできない。さらに、このデジタル位相比較器はグリ
ッチと呼ばれるヒゲのような信号で誤動作するので、高
精度が要求されるパルス幅位相演算方式のサーボコント
ローラの回路には用いることができない。
本発明の目的は、デユーティサイクルが１００％近い出
力信号を得ることができ、かクノイズによって誤動作し
ないデジタル位相比較器を提供することにある。
力信号を得ることができ、かクノイズによって誤動作し
ないデジタル位相比較器を提供することにある。
本発明は、各入力パルス毎に入力パルスを前縁および後
縁において微分した微分パルスを発生させ、この測微分
信号を７リツプンロツプに入力させて、その出力に入力
パルスの位相差の信号を得るものである。
縁において微分した微分パルスを発生させ、この測微分
信号を７リツプンロツプに入力させて、その出力に入力
パルスの位相差の信号を得るものである。
本発明の実施例を図面を参照しながら説明する。
第１図は本発明の一実施例に係るデジタル位相比較器の
回路図で、本実施例のデジタル位相比較器はＤ−ｙリッ
プ７０ツブＦＦ１（ＩＣ番号ＬＳＩ７５）、マルチプレ
クサＭＰ１．ＭＰ２（ＩＣ番号ＬＳＩ５３）、インバー
タＩＶ、＃ ＩＶ２１ Ｊ−にフリップフロップＦＦ２
．ＦＦ３（ＩＣ番号Ｌ Ｓ１０９ ／とからなる。Ｄ−
フリップシロップＦＦ１は、入力端子Ｄ１． Ｄ２ 、
Ｄａ ＋ Ｄ４ 、出力端子Ｑｌ ｅ Ｑ２ ＃Ｑ３
・Ｑ４・反転出力端子Ｑ□＊ Ｑ２ ｚ Ｑａ ｒ Ｑ
４ ｚクロック端子ＣＰを備え、入力端子Ｄｉ ｐ
Ｄ４からそれぞれパルスＲｉｂ（デユーティサイクルは
いずれも５０％）を入力し、入力端子Ｄ２ ｅ Ｄａか
らそれぞれ出力端子Ｑ１． Ｑａの出力を入力する。し
染がって出力端子Ｑｌ 、 Ｑ４からそれぞれ入力パル
スＲ，Ｖを１クロツクだけ位相を進めたパルスＡＰ 。
回路図で、本実施例のデジタル位相比較器はＤ−ｙリッ
プ７０ツブＦＦ１（ＩＣ番号ＬＳＩ７５）、マルチプレ
クサＭＰ１．ＭＰ２（ＩＣ番号ＬＳＩ５３）、インバー
タＩＶ、＃ ＩＶ２１ Ｊ−にフリップフロップＦＦ２
．ＦＦ３（ＩＣ番号Ｌ Ｓ１０９ ／とからなる。Ｄ−
フリップシロップＦＦ１は、入力端子Ｄ１． Ｄ２ 、
Ｄａ ＋ Ｄ４ 、出力端子Ｑｌ ｅ Ｑ２ ＃Ｑ３
・Ｑ４・反転出力端子Ｑ□＊ Ｑ２ ｚ Ｑａ ｒ Ｑ
４ ｚクロック端子ＣＰを備え、入力端子Ｄｉ ｐ
Ｄ４からそれぞれパルスＲｉｂ（デユーティサイクルは
いずれも５０％）を入力し、入力端子Ｄ２ ｅ Ｄａか
らそれぞれ出力端子Ｑ１． Ｑａの出力を入力する。し
染がって出力端子Ｑｌ 、 Ｑ４からそれぞれ入力パル
スＲ，Ｖを１クロツクだけ位相を進めたパルスＡＰ 。
ＢＰが出力され、出力端子Ｑ２ 、Ｑｓからそれぞれ人
力パルスＲ１Ｖがそのまま出力される。マルチプレクサ
ＭＰ１ｔＭＰ２は入力端子６，５，４，３（それぞれチ
ャンネル０，１，２．３ に対応）、入力端子１０．
１１，１２．１３（それぞれチャンネルｏ、ｉ。
力パルスＲ１Ｖがそのまま出力される。マルチプレクサ
ＭＰ１ｔＭＰ２は入力端子６，５，４，３（それぞれチ
ャンネル０，１，２．３ に対応）、入力端子１０．
１１，１２．１３（それぞれチャンネルｏ、ｉ。
２．３ に対応）、出力端子７，９そしてチャンネル選
択信号入子端子２ 、１４ （それぞれチャンネル選択
信号ＳＡ 、 ＳＢ ）を備え、入力端子４，５，１０
゜１３は接地され、チャンネル選択信号入力端子２゜１
４は７’７ツプフロツプＦＦ、の出力端子Ｑ２ 、 Ｑ
ａにそれぞれ接続され、マルチプレクサＭＰＩの入力端
子６ ｉ ３ ＃ １１．１２はＤ−フリップ７０ツブ
ＦＦＩの出力端子Ｑ１１反転出力端子Ｑｌ、出力端子Ｑ
４．。
択信号入子端子２ 、１４ （それぞれチャンネル選択
信号ＳＡ 、 ＳＢ ）を備え、入力端子４，５，１０
゜１３は接地され、チャンネル選択信号入力端子２゜１
４は７’７ツプフロツプＦＦ、の出力端子Ｑ２ 、 Ｑ
ａにそれぞれ接続され、マルチプレクサＭＰＩの入力端
子６ ｉ ３ ＃ １１．１２はＤ−フリップ７０ツブ
ＦＦＩの出力端子Ｑ１１反転出力端子Ｑｌ、出力端子Ｑ
４．。
Ｑ４にそれぞれ接続され１マルチプレクサＭ Ｐ２の入
′力端子６．３．１１．１２ はＤ−フリップフロップ
ＦＰ１の出力端子Ｑ４ ＋反転出力端子Ｑ４１反転出力
端子Ｑｌ ＋出力端子Ｑ１にそれぞれ接続されている。
′力端子６．３．１１．１２ はＤ−フリップフロップ
ＦＰ１の出力端子Ｑ４ ＋反転出力端子Ｑ４１反転出力
端子Ｑｌ ＋出力端子Ｑ１にそれぞれ接続されている。
なお、各入力端子の左の０内の数字はチャンネル番号を
示す。また、チャンネル選択信号ＳＡ。
示す。また、チャンネル選択信号ＳＡ。
ＳＢとチャンネルの関係は次表のとおりである。
インバータＩ Ｖｌ 、 Ｉ Ｖ２はそれぞれマルチプ
レクサさせる。Ｊ−に７リツプ７０ツグＦＦ２はマルチ
プレクサＭＰＩの出力端子７の出力信号ＳＦ、イン−゛ バークＩＶＩの出力信号ＣＦをそれぞれ入力端子Ｊ、に
゛の入力信号とし、出力端子Ｑから信号Ｕを出カスる。
レクサさせる。Ｊ−に７リツプ７０ツグＦＦ２はマルチ
プレクサＭＰＩの出力端子７の出力信号ＳＦ、イン−゛ バークＩＶＩの出力信号ＣＦをそれぞれ入力端子Ｊ、に
゛の入力信号とし、出力端子Ｑから信号Ｕを出カスる。
Ｊ−にフリップフロップＦＦ３はマルチプレクサＭＰ２
の出力端子７の出力信号ＳＲ，インバータＩＶ２の出力
信号ＣＲをそれぞれ入力端子Ｊ、にの入力信号とし、出
力端子Ｑから信号りを出力する。なお、Ｊ−にフリップ
７０ツブＦＦ２の反転出力端子Ｑ、リセット端子Ｒｈ：
Ｊ−にフリップフロップＦＦ３のリセット端子Ｒ１反転
出力ロック信号ＣＬＫで動作する。
の出力端子７の出力信号ＳＲ，インバータＩＶ２の出力
信号ＣＲをそれぞれ入力端子Ｊ、にの入力信号とし、出
力端子Ｑから信号りを出力する。なお、Ｊ−にフリップ
７０ツブＦＦ２の反転出力端子Ｑ、リセット端子Ｒｈ：
Ｊ−にフリップフロップＦＦ３のリセット端子Ｒ１反転
出力ロック信号ＣＬＫで動作する。
次に、本実施例のデジタル位相比較器の動作を説明する
。
。
第２図は入力信号Ｒが入力信号■より位相が９０進んで
いる場合のタイムチャートである。チャンネル選択信号
ＳＡ＊ ＳＢが共に１”の区間Ｔ、ではチャンネル００
入力信号、すなわちマルチプレクサＭＰＩの入力端子６
の入力信号ＡＦの前縁部分が出力端子７から出力信号Ｓ
ＦＥして出力される。
いる場合のタイムチャートである。チャンネル選択信号
ＳＡ＊ ＳＢが共に１”の区間Ｔ、ではチャンネル００
入力信号、すなわちマルチプレクサＭＰＩの入力端子６
の入力信号ＡＦの前縁部分が出力端子７から出力信号Ｓ
ＦＥして出力される。
チャンネル選択信号ＳＡが１”ｅ Ｓ Ｂ ｆＪ′−′
０″ の区間Ｔ２ではチャンネル１０入力信号、すなわ
ちマルチプレクサＭＰＩの入力端子１１の入力信号ＢＰ
の前縁部分が出力端子９から出力信号ＣＦとして出力さ
れる。チャンネル選択信号ＳＡ ｔ Ｓｎが共に６１″
の区間Ｔ３ではチャンネル３０入力信号、すなわちマル
チプレクサＭＰ１の入力端子３０入力信号ＡＰの前縁部
分が出力端子７から出力信号ＳＦとして出力される。チ
ャンネル選択信号ＳＡが“０”。
０″ の区間Ｔ２ではチャンネル１０入力信号、すなわ
ちマルチプレクサＭＰＩの入力端子１１の入力信号ＢＰ
の前縁部分が出力端子９から出力信号ＣＦとして出力さ
れる。チャンネル選択信号ＳＡ ｔ Ｓｎが共に６１″
の区間Ｔ３ではチャンネル３０入力信号、すなわちマル
チプレクサＭＰ１の入力端子３０入力信号ＡＰの前縁部
分が出力端子７から出力信号ＳＦとして出力される。チ
ャンネル選択信号ＳＡが“０”。
ＳＢが′１″の区間Ｔ４ではチャンネル２の入力信号、
すなわちマルチプレクサＭＰ１０入力端子１２０入力信
号ＢＦの前線部分が出力端子９から出力信号ＣＦとして
出力される。このようにしてマルチプレクサＭＰ、の出
力端子７からは入力パルスＲを前線および後縁で微分し
た微分パルスＳＦが、士だ出力端子９からは入力パルス
■を前縁および後縁で微分した微分パルスＣＦがそれぞ
れ出力さ入力端子Ｊ、Ｋにそれぞれ入力して、出力端子
Ｑから入力パルスＲ，Ｖの位相差の信号Ｕが出力される
。なお、マルチプレクサＭＰ２の出力信号ＳＲ。
すなわちマルチプレクサＭＰ１０入力端子１２０入力信
号ＢＦの前線部分が出力端子９から出力信号ＣＦとして
出力される。このようにしてマルチプレクサＭＰ、の出
力端子７からは入力パルスＲを前線および後縁で微分し
た微分パルスＳＦが、士だ出力端子９からは入力パルス
■を前縁および後縁で微分した微分パルスＣＦがそれぞ
れ出力さ入力端子Ｊ、Ｋにそれぞれ入力して、出力端子
Ｑから入力パルスＲ，Ｖの位相差の信号Ｕが出力される
。なお、マルチプレクサＭＰ２の出力信号ＳＲ。
ＣＲは０”であるので、Ｊ−にフリップフロップＦＦ３
の出力信号りも′″０″である。
の出力信号りも′″０″である。
第３図は、入力信号Ｒが入力信号■より位相が９０°遅
れている場合のタイムチャートである。この場合はマル
チプレ１クサＭＰ２の出力信号ＳＲ，ＣＲに入力パルス
Ｒ，Ｖの前線、後縁の微分パルスが現われるので、Ｊ−
にフリップフロップＦＦ３の出力端子Ｑから入力パルス
Ｒ，Ｖの位相差の信号りが出力される。
れている場合のタイムチャートである。この場合はマル
チプレ１クサＭＰ２の出力信号ＳＲ，ＣＲに入力パルス
Ｒ，Ｖの前線、後縁の微分パルスが現われるので、Ｊ−
にフリップフロップＦＦ３の出力端子Ｑから入力パルス
Ｒ，Ｖの位相差の信号りが出力される。
本実施例ではＤ−フリップフロップＦＦ１とマルチプレ
クサＭＰ、、ＭＰ２が微分パルス発生回路を構成してい
るが、本発明はこれに限定されるものではない。また、
本実施例では入力パルスＲ，Ｖの位相差が９０°である
ので出力信号のデユーティサイクルは５０％であったが
、位相差が小さくなればデユーディサイクルも当然大き
くなる。さらに、微分パルス発生回路をＲＯＭ化するこ
ともできる。
クサＭＰ、、ＭＰ２が微分パルス発生回路を構成してい
るが、本発明はこれに限定されるものではない。また、
本実施例では入力パルスＲ，Ｖの位相差が９０°である
ので出力信号のデユーティサイクルは５０％であったが
、位相差が小さくなればデユーディサイクルも当然大き
くなる。さらに、微分パルス発生回路をＲＯＭ化するこ
ともできる。
本発明によれば、デユーティサイクルが１００％近い出
力信号を得ることができ、かつノイズによって誤動作し
ないデジタル位相比較器が得られる。
力信号を得ることができ、かつノイズによって誤動作し
ないデジタル位相比較器が得られる。
したがって本発明のデジタル位相比較器は高精度が要求
されるパルス幅位相演算方式のサーボコントローラの回
路として最適である。
されるパルス幅位相演算方式のサーボコントローラの回
路として最適である。
第１図は本発明の一実施例に係るデジタル位相比較器の
回路図、第２図は第１図において人力パルス■の位相が
入カバルス凡の位相より９０°進んだ場合の入出力信号
のタイムチャート、第３図は第１図において人力パルス
■の位相が入力パルスＲの位相より９０°遅れた場合の
入出力信号のタイムチャート、第４図はデジタル位相比
較器の従来例の回路図、第５図はその入出力信号のタイ
ムチャートである。 ＦＦｌ：Ｄ−７リツプ７０ツブ ＦＦ２ 、ＦＦａ ：Ｊ−、にフリップフロップＭＰ
１ｍ Ｍ Ｐ ２ ：マルチプレクサＩＶ１ 、ＩＶｚ
：イ７Ａ−タ Ｒ，Ｖ：入カパルス Ｕ、Ｄ：出力パルス。 特許出願人 株式会社 安川電機製作所第４図 第５図
回路図、第２図は第１図において人力パルス■の位相が
入カバルス凡の位相より９０°進んだ場合の入出力信号
のタイムチャート、第３図は第１図において人力パルス
■の位相が入力パルスＲの位相より９０°遅れた場合の
入出力信号のタイムチャート、第４図はデジタル位相比
較器の従来例の回路図、第５図はその入出力信号のタイ
ムチャートである。 ＦＦｌ：Ｄ−７リツプ７０ツブ ＦＦ２ 、ＦＦａ ：Ｊ−、にフリップフロップＭＰ
１ｍ Ｍ Ｐ ２ ：マルチプレクサＩＶ１ 、ＩＶｚ
：イ７Ａ−タ Ｒ，Ｖ：入カパルス Ｕ、Ｄ：出力パルス。 特許出願人 株式会社 安川電機製作所第４図 第５図
Claims (1)
- 【特許請求の範囲】 第１の入力パルスが第２の入力パルスに対して位相が進
んでいるときに、第１の入力パルスを前縁および後縁に
おいて微分した第１の微分パルスと第２の入力パルスを
前縁および後縁において微分した第２の微分パルスを発
生する第１の微分パルス発生回路と、 第１の入力パルスが第２の入力パルスに対して位相が遅
れているときに、第１の入力パルスを前縁および後縁に
おいて微分した第４の微分パルスと第２の入力パルスを
前縁および後縁において微分した第３の微分パルスを発
生する第２の微分パルス発生回路と、 第１の微分パルスおよび第２の微分パルスの反転信号を
入力して第１の入力パルスと第２の入力パルスの位相差
の信号を出力する第１のフリツプフロツプと、 第３の微分パルスおよび第４の微分パルスの反転信号を
入力して第１の入力パルスと第２の入力パルスの位相差
の信号を出力する第２のフリツプフロツプとからなるこ
とを特徴とするデジタル位相比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166329A JPS6145626A (ja) | 1984-08-10 | 1984-08-10 | デジタル位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166329A JPS6145626A (ja) | 1984-08-10 | 1984-08-10 | デジタル位相比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145626A true JPS6145626A (ja) | 1986-03-05 |
Family
ID=15829340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166329A Pending JPS6145626A (ja) | 1984-08-10 | 1984-08-10 | デジタル位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621470U (ja) * | 1992-08-17 | 1994-03-22 | 勝男 鈴木 | 枕 |
| EA031755B1 (ru) * | 2014-01-23 | 2019-02-28 | Асахи Касеи Кабусики Кайся | Клейкая композиция и чувствительная к давлению клейкая лента |
-
1984
- 1984-08-10 JP JP59166329A patent/JPS6145626A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621470U (ja) * | 1992-08-17 | 1994-03-22 | 勝男 鈴木 | 枕 |
| EA031755B1 (ru) * | 2014-01-23 | 2019-02-28 | Асахи Касеи Кабусики Кайся | Клейкая композиция и чувствительная к давлению клейкая лента |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005218091A (ja) | オシレータとカウンタとを利用する遅延同期回路及びクロック同期方法 | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| JPS6145626A (ja) | デジタル位相比較器 | |
| JP2002016494A (ja) | 位相同期ループ回路 | |
| JPH04227330A (ja) | 対称な出力信号を得るための分数周波数分割器 | |
| JP2005045507A (ja) | 非整数分周器 | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| KR900008364B1 (ko) | 신호 처리 회로 | |
| WO2020246092A1 (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
| JP6094130B2 (ja) | Ｐｗｍ信号生成装置 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH0429248B2 (ja) | ||
| JPS6276930A (ja) | 帰還形パルス幅変調方式アナログデジタル変換器 | |
| JPH0744459B2 (ja) | Ｐｗｍ回路 | |
| JP4096250B2 (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPH04123635A (ja) | バイポーラ・ユニポーラ変換回路 | |
| JPS6379420A (ja) | 周波数奇数分周器 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JPS62175017A (ja) | Ａ／ｄ変換装置 | |
| JPS60194375A (ja) | 論理波形生成装置 | |
| JP2001156625A (ja) | デジタルｖｃｏ回路 | |
| JP2000332733A (ja) | 同期化回路 |