JPS6145243B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、ストアードプログラム方式のシーケ
ンス制御装置（以下PLCと略記する）の機能と作
業領域メモリ（以下DMと略記する）との割り付
けを固定化せずに、使用者がDMの任意の領域に
任意所望の機能を付加することができるように構
成したシーケンス制御装置に関するものである。 タイマ、カウンタ、シフトレジスタ等の機能素
子を内蔵したPLCとして、従来は、第１図に示す
ような構成が知られていた。第１図において、１
は中央制御部であり、この中央制御部１からシー
ケンスプログラムを格納しているプログラムメモ
リ２にアドレスａを送出する。このプログラムメ
モリ２から読み出したプログラムデータｂを中央
制御部１で解読し、DM３を構成する入力部メモ
リ３−１、出力部メモリ３−２、シーケンス処理
過程で発生する信号の一時記憶用の内部メモリ
（補助リレー相当部分）３−３およびタイマ／カ
ウンタ等用メモリ３−４にアドレスｃを送出し
て、解読されたプログラムデータｂに基いて、中
央制御部１とDM３との間の作業データの授受お
よび処理を行なう。 ここで、入力部メモリ３−１、出力部メモリ３
−２、内部メモリ３−３およびタイマ／カウンタ
等用メモリ３−４には中央制御部１からみて、
各々固有のアドレスが割り当てられ、中央制御部
１との間で作業データｄのやりとりを行なうの
で、これら各メモリ３−１ないし３−４を中央制
御部１の作業領域と呼ぶ。かかる従来の構成で
は、DMアドレスｃで指定可能な全DMのうち、
PLC製作時に予じめ設けた特定領域に特定個数の
タイマ／カウンタ等用メモリを有している。一
方、PLC使用者の要求するシーケンス内容は種々
多様にわたつており、タイマ／カウンタ等用メモ
リの点数が多くて内部メモリ入出力用メモリの点
数の少ない場合や、逆に内部メモリや入出力用メ
モリの点数は多いがタイマ／カウンタ等用メモリ
の点数が少ない場合など、一般に適用範囲の広い
PLCが要望されている。ところが、従来のPLCで
は、入出力メモリ点数とタイマ／カウンタ等用メ
モリ点数と内部メモリ点数の合計点数がDMアド
レスｃで指定できる個数内であるのにも拘らず、
その一部がそれぞれの特定領域の特定個数を超過
した場合には、そのPLCが適用できないという欠
点があり、融通性に欠けていた。 そこで、本発明の目的は、従来のようにタイ
マ／カウンタ等用メモリ、内部メモリ等の作業領
域の機能区分を特定のアドレスに固定することな
く、DMの範囲内において、使用目的を自由に定
義し、そのアドレスを自由に設定可能となし、以
てDMを有効に活用することのできるシーケンス
制御装置を提供することにある。 本発明は、中央制御装置とプログラムメモリと
作業領域メモリとを有するストアードプログラム
方式のシーケンス制御装置において、前記中央制
御装置は演算装置を有し、該演算装置にはレジス
タ群および演算マトリクスを設け、前記プログラ
ムメモリから読み出したプログラムの歩進に従つ
て、作業領域メモリから前記レジスタ群に前記演
算装置の有する機能のうち使用者が選択した機能
実現のためのパラメータを書き込むロードパラメ
ータ命令に基づいて前記レジスタ群に前記機能実
行に必要なパラメータを蓄積する手段、使用者が
任意に指定し得る作業領域に対して前記機能を定
義する機能定義命令と前記レジスタ群から読み出
したパラメータとに基づいて前記演算マトリクス
において所定の演算を実行し、その演算結果を前
記作業領域メモリに書き戻し、前記使用者により
選択された機能を前記使用者が指定した作業領域
に付与する手段を有することを特徴とするもので
ある。 以下に図面を参照して本発明を詳細に説明す
る。 本発明シーケンス制御装置の一例を第２図に示
す。第２図からわかるように、本発明では、DM
自体は第１図に示したDM３のような機能上の領
域づけを行なわないDM１０となし、中央制御部
１内にデータレジスタを含む演算装置１−１を内
蔵し、次の２種類の命令を実行することにより、
任意の作業領域に任意所望の機能を付加できるよ
うに構成する。 (1) 任意の作業領域に対してその機能を定義する
「機能定義命令」 (2) 機能を実現するために必要な各種パラメータ
を演算装置内のデータレジスタへ取り込む「パ
ラメータロード命令」 なお、入出力装置のアドレスをDM１０のアド
レスと対応させて同一空間に配置するものとす
る。 第２図において、中央制御部１は、クロツク信
号発生器１１からのクロツク信号ｆによりインク
リメントされるプログラムカウンタ１２を有し、
このプログラムカウンタ１２の出力、すなわちプ
ログラムメモリアドレスａをプログラムメモリ２
に送出し、このプログラムメモリ２からプログラ
ムデータｂが逐次読み出される。そのプログラム
データｂを演算装置１−１内の命令レジスタ１３
を構成する命令コード部レジスタ１３−１および
アドレス部レジスタ１３−２に供給する。更に詳
述すると、プログラムデータｂは命令コード部ｅ
とアドレス部c₁〜c₄より成つており、命令コード
部ｅは命令コード部レジスタ１３−１に格納さ
れ、アドレス部c₁〜c₄はアドレス部レジスタ１３
−２に格納される。アドレス部c₁はDM１０のア
ドレスであり、DM１０に転送される。アドレス
部c₂は演算装置１−１内のワードレジスタ群１４
のワードレジスタ１４−１〜１４−Ｎのアドレス
であり、ワードレジスタ群１４に転送される。ア
ドレス部c₃はDM１０から読み出されたワードデ
ータd₁内の特定１ビツトを示すアドレスであり、
ビツトデータマルチプレクサ１５に転送される。
アドレス部c₄は演算装置１−１内のビツトレジス
タ群１６のビツトレジスタ１６−１〜１６−Ｍの
アドレスであり、ビツトレジスタ群１６に転送さ
れる。 命令コード部ｅには、入力、出力、直列演算等
の通常のPLC命令と「機能定義命令」FDおよび
「パラメータロード命令」MOVEのいずれかを収
容し、その命令を演算マトリクス１７に転送す
る。ここで、命令FDは、タイマ機能定義、カウ
ンタ機能定義、シフトレジスタ機能定義などの機
能定義命令のうちのひとつである。以下通常の
PLCに関する説明は省略し、本発明に関する構成
動作のみを説明する。 DM１０から読み出したデータd₁をMOVE命令
によりワード単位でワードレジスタ１４−１〜１
４−Ｎに格納すると共に、ビツト単位ではビツト
アドレスc₃により抽出された特定の１ビツト
d¹′のみをビツトデータマルチプレクサ１５を経
由してビツトレジスタ１６−１〜１６−Ｍに格納
する。このとき、ワードレジスタ１４−１〜１４
−Ｎおよびビツトレジスタ１６−１〜１６−Ｍ
は、各FD命令の型によつてその意味を予じめ規
定されており、DM１０の各アドレスのデータ
は、ワードレジスタ１４−１〜１４−Ｎおよびビ
ツトレジスタ１６−１〜１６−Ｍの所定アドレス
のレジスタに入いる。 更に、演算マトリクス１７には、機能を付加す
るDM１０の特定アドレスc₁の現在データd₁と、
各パラメータと、FD命令コードとを入力する。
演算マトリクス１７の演算結果d₂を再びDM１０
のアドレスc₁の領域に書き込む。ここで、演算結
果d₂は次のような関数として表わされる。 d₂＝Ｆ〔FD，d₁，BD₁，BD₂，…，BD_M，
WD₁，………，WD_N〕 ……式１ 但し、BD₁，BD₂，………，BD_Mはビツトレジ
スタ１６−１，１６−２，………，１６−Ｍに格
納されるビツトパラメータであり、WD₁，……
…，WD_Nはワードレジスタ１４−１，１４−
２，………，１４−Ｎに格納されるワードパラメ
ータである。 次に、上述した構成の本発明シーケンス制御装
置により実行される機能実現のためのプログラム
の一例を次の第１表に示す。プログラムカウンタ
１２は歩進して各命令が遂次的に実行される。第
１表におけるプログラムステツプ１〜Ｋ−１にお
いて、FD命令の実行に必要な各パラメータBD₁
〜BD_MおよびWD₁〜WD_Mの蓄積および準備がな
され、プログラムステツプＫにおいては、式１に
表わされる演算マトリクス１７からの演算結果d₂
をDM１０のアドレスc₁の領域に書き込んで所望
の機能を定義する。即ち、DM１０の任意所望の
位置にユーザーのプログラムによつてタイマ・カ
ウンタ等の機能に付加できる。また入出力装置の
アドレスはDM１０のアドレスと対応しているた
めにこの作用は自動的に入出力装置に及び出力装
置も同様に機能が付加される。

【表】

【表】 次に本発明によるシーケンス制御装置の動作を
具体的なプログラムを用いて説明する。 まず、機能定義命令としてカウンタ機能定義命
令を使用し、このカウンタは入力装置の特定ビツ
ト（このビツトはDM１０のアドレスＸ１のビツ
ト位置Ｙ１に割付けられている）がオフからオン
になつた回数をカウントし、このカウント値が設
定値に達したときにカウントアツプし、カウント
アツプ以前に入力装置の特定ビツト（このビツト
はDM１０のアドレスＸ２のビツト位置Ｙ２に割
付けられている）がオフからオンとなつた時には
リセツトされる構成とする。なお、ここでアドレ
スＸ１のビツト位置Ｙ１のデータは、オンになつ
た時にプログラムの１サイクルタイムに等しい時
間だけオン信号を出力するものとする。この場
合、使用者はDM１０内のアドレスＸ３をカウン
タの設定値Ｎ１の記憶個所、アドレスＸ４をカウ
ンタの現在値の記憶個所としてプログラムを作成
する。但し、このアドレスＸ３，Ｘ４は使用者が
入出力装置として使用されている以外の領域で自
由に決めることができる。更に、ワードレジスタ
群１４とビツトレジスタ群１６の各レジスタのう
ち、ワードレジスタ１４−１はカウンタの設定値
の格納レジスタ、またビツトレジスタ１６−１，
１６−２はカウンタ機能定義命令の時のカウント
信号の格納レジスタ、リセツト信号の格納レジス
タとして使用されるように予め規定されている。
したがつて、前述のようなカウンタ機能定義命令
の時のプログラムは次の通りである。

【表】 定義命令
なお、DM１０の作業領域のデータは最初は全
て“０”であり、次にDM１０のアドレスＸ３に
記憶されるカウンタ設定値が、使用者によつてプ
ログラムローダ等を用いて予め書き込まれ、それ
以後はプログラムの実行に伴つて演算された各デ
ータが書き込まれる。 このようなプログラムが実行されると、まず、
ステツプ１においてDM１０のアドレスＸ３のデ
ータ（カウンタの設定値Ｎ１）が読出されてワー
ドレジスタ１４−１に格納される。次に、ステツ
プ２においてDM１０のアドレスＸ１のデータ
（カウント信号）が読出され、その内のビツト位
置Ｙ１のデータがビツトレジスタ１６−１に格納
される。次に、ステツプ３においてDM１０のア
ドレスＸ２のデータ（リセツト信号）が読出さ
れ、その内のビツト位置Ｙ２のデータがビツトレ
ジスタ１６−２に格納される。このようにステツ
プ１〜３が実行されたことにより、カウンタ機能
定義命令にとつて必要な各演算パラメータがワー
ドレジスタ群１４とビツトレジスタ群１６に蓄積
されたことになる。次にステツプ４において、カ
ウンタ機能定義命令が読出されて命令コード部レ
ジスタ１３−１に格納されると、このカウンタ機
能定義命令コードｅにより演算マトリツクス１７
に前述のカウンタ機能にとつて必要な各演算パラ
メータおよびDM１０のアドレスＸ４のデータ
（カウンタの現在値）が取り込まれる。ワードレ
ジスタ群１４とビツトレジスタ群１６内の各レジ
スタに格納されるデータの種類は予め規定されて
いるので、演算マトリツクス１７内には各レジス
タに格納されている演算パラメータを用いて機能
処理を行うための論理演算回路が対応するレジス
タに接続されるように設けられている。従つて、
カウンタ機能定義命令の場合にはワードレジスタ
１４−１とビツトレジスタ１６−１，１６−２の
データとDM１０のアドレスＸ４から読み出され
たデータがカウンタ処理のための論理演算回路に
送られて処理される。論理演算回路ではワードレ
ジスタ１４−１とビツトレジスタ１６−１，１６
−２に格納されているデータとDM１０のアドレ
スＸ４から読み出されたデータとを入力として、
ビツトレジスタ１６−１内のデータ（カウント信
号）が“１”でビツトレジスタ１６−２内のデー
タ（リセツト信号）が“０”である場合には、
DM１０のアドレスＸ４から読み出されたデータ
（カウント現在値）に“１”を加算し、その加算
値がワードレジスタ１４−１内のデータ（カウン
ト設定値）と一致しなければ、その加算値をDM
１０内のアドレス部レジスタ１３−２に格納され
ているアドレスＸ４にて指定される個所に書き込
む。このとき、ビツトレジスタ１６−２内のデー
タ（リセツト信号）が“１”である場合には、
DM１０のアドレスＸ４から読み出されたデータ
（カウント現在値）を“０”にしてDM１０内の
アドレス部レジスタ１３−２に格納されているア
ドレスＸ４にて指定される個所に書き込む。ま
た、前記加算値がワードレジスタ１４−１内のデ
ータ（カウント設定値）と一致した場合には、
DM１０のアドレスＸ４から読み出されたデータ
のうちカウント現在値を示すのに使用されていな
いビツトにカウントアツプを示すフラグ“１”を
立てたのち（DM１０が８ビツトで構成されてい
る場合、カウント値を示すのに例えば７ビツトを
使用すると１ビツト余るので、それをカウントア
ツプを示すフラグとして使用する）、DM１０内
のアドレス部レジスタ１３−２に格納されている
アドレスＸ４にて指定される個所に書き込む。 このようにしてカウント機能定義命令が実行さ
れるが、DM１０内のアドレスＸ４に格納された
データのうち、カウントアツプを示すフラグのビ
ツトは他のプログラムにより読み出されてカウン
トアツプした時の他の処理、例えば出力信号を出
させるために使用される。 以上の具体的なプログラムの説明ではカウンタ
機能定義命令について述べたが、例えばタイマ機
能定義命令の場合にはワードレジスタ１４−２を
タイマの設定値として使用し、ビツトレジスタ１
６−３，１６−４をそれぞれタイマの積算信号
（この信号が出力されている期間はタイマのカウ
ントを行わせる）、リセツト信号として使用する
ように各レジスタを予め規定し、これらの規定さ
れたレジスタが演算マトリツクス１７内のタイマ
処理のための論理演算回路に接続されるように構
成しておくことにより実現することができる。 このような構成とすることにより、使用者はプ
ログラムによりDM１０内の任意のアドレスある
いはビツトのデータをワードレジスタ群１４、ビ
ツトレジスタ群１６内の各機能定義命令により規
定されるレジスタに格納することができるので、
DM１０を機能上の領域づけを行う必要がなくな
る。従来のシーケンス制御装置も現在値の更新は
このような形で行われるが、その場合、作業領域
メモリのアドレスが各機能毎に固定されており、
そこにアドレスされたデータは演算マトリツクス
内の対応する機能の論理演算回路にしか入力され
ないために使用者が任意に割付けを行うことが出
来ない。しかし、本発明ではDM１０内の各アド
レスをどのように各機能に割付けるかは使用者が
プログラムで任意に記述可能となる。 次に、本発明の他の実施例を第３図に示す。図
中、第２図と同様の個所には同一符号を付してそ
の説明を省略する。本例では、ワードレジスタ群
１４を並列読出し可能なプツシユダウンスタツク
の形態となし、データd₁を先頭レジスタ１４−１
に書き込んだ後、図示矢印方向にプツシユするも
のとする。また、ビツトレジスタ群１６も並列読
出し可能なプツシユダウンスタツクとなし、ビツ
トデータd₁′を先頭レジスタ１６−１に書き込ん
だ後、図示矢印の方向にブツシユするものとす
る。各FD命令に必要なパラメータ数、すなわち
パラメータ設定のためのプログラム命令数ｋを命
令コード部ｅにより発生させるパラメータ数発生
器２１を設け、このパラメータ数発生器２１に命
令レジスタ１３の命令コード部レジスタ１３−１
から命令コードｅを転送してパラメータ数ｋを得
る。このパラメータ数ｋをプリセツト減算カウン
タ２２にプリセツト入力として供給する。このプ
リセツト減算カウンタ２２には、クロツク信号発
生器１１からのクロツク信号ｆを加えておき、上
記パラメータ数ｋに応じて各命令サイクル毎に当
該クロツク信号ｆを減算し、その減算クロツク出
力ｌを演算マトリクス１７に供給する。更に、
FDの命令コードｅを機能命令コードレジスタ２
３に書き込む。このレジスタから読み出した命令
コードe′を演算マトリクス１７に供給する。 本例では、更に、プログラムムメリ２と対応す
るアドレスに配置され、演算マトリクス１７のワ
ード演算結果d₂およびビツト演算結果ｉを、それ
ぞれ各命令サイクルの終了する度毎に記憶するワ
ードメモリ２４およびビツトメモリ２５をも有す
る。そして、これらメモリ２４および２５の各読
出出力、すなわちワードデータｇおよびビツトデ
ータｈを演算マトリクス１７に転送する。その代
わりに、本例では演算マトリクス１７にデータd₁
を供給しない。 ここで、上述した本発明の第２実施例により実
行される機能実現のためのプログラムの一例を次
の第２表に示す。本例では、アドレス指定および
機能定義の点で一層の簡易化および取扱い易いが
実現される。特に、タイマ／カウンタのようにプ
ログラムにより過去の値を必要とする場合、本例
では、プログラム上でこの過去の値を操作せず、
メモリ２４および２５からの読み出しデータｇお
よびｈにより、演算マトリクス１７の機能内に取
り込むことができる。なお、演算マトリクス１７
にはステツプコントローラ機能、タイマ機能、カ
ウンタ機能、シフトレジスタ機能等を実現するた
めの回路をそれぞれ設けるものとする。例えばス
テツプコントローラ機能を実現するためには、演
算マトリクス１７には特願昭53−48795号に示さ
れている回路を設けるとよい。

【表】

【表】 この第３図に示す実施例の動作について、第２
図の実施例と同様にカウンタ機能定義命令の具体
的なプログラムを用いて説明する。 第２図の実施例と同様なカウンタ機能定義命令
とすると、第３図の実施例ではプログラムは次の
通りである。

【表】 第３図の実施例が第２図の実施例と相違する点
は次の通りである。まず、第２図の実施例ではワ
ードレジスタ群１４とビツトレジスタ群１６の各
レジスタを予め規定しているのに対して、第３図
の実施例ではワードレジスタ群１４とビツトレジ
スタ群１６とをプツシユダウンスタツクとしたこ
とにより各レジスタの規定ができないので、プロ
グラムの順番を規定している。またカウンタ機能
定義命令を先頭に持つてきたため、カウンタ機能
に必要なパラメータの蓄積の終了がわかるように
必要演算パラメータ数ｋ（上述のカウンタ機能定
義命令では必要演算パラメータはカウンタ信号、
リセツト信号、カウンタ設定値、カウンタ値の４
つであるためｋ＝４となる）を発生させるパラメ
ータ数発生器２１を設けた点である。 次に前述のプログラムに従つて動作を説明す
る。まず、ステツプ１が実行されると、カウンタ
機能定義命令が命令コード部レジスタ１３−１に
格納される。パラメータ数発生器２１は命令コー
ド部レジスタ１３−１にカウンタ機能定義命令が
格納されると、このカウンタ機能定義命令の必要
演算パラメータ数ｋが前述のように“４”である
ので、“４”をプリセツトカウンタ２２にセツト
する。これと同時にカウンタ機能定義命令は機能
命令コードレジスタ２３に格納される。次にステ
ツプ２が実行されると、DM１０のアドレスＸ１
のデータが読み出され、そのうちのビツト位置Ｙ
１のデータがビツトレジスタ１６−１に格納され
る。このとき、クロツク発生器１１からのクロツ
クによりプリセツトカウンタ２２のカウント値の
減算が行われてカウント値は“３となる。次にス
テツプ３が実行されると、ビツトレジスタ１６−
１に格納されているデータがビツトレジスタ１６
−２にシフトされるとともに、DM１０のアドレ
スＸ２のデータが読み出され、そのうちのビツト
位置Ｙ２のデータがビツトレジスタ１６−１に格
納される。このとき、クロツク発生器１１からの
クロツクによりプリセツトカウンタ２２のカウン
ト値の減算が行われてカウント値は“２”とな
る。次にステツプ４が実行されると、DM１０の
アドレスＸ３のデータが読み出されワードレジス
タ１４−１に格納される。このとき、クロツク発
生器１１からのクロツクによりプリセツトカウン
タ２２のカウント値の減算が行われてカウント値
は“１”となる。次にステツプ５が実行される
と、ワードレジスタ１４−１に格納されているデ
ータがワードレジスタ１４−２にシフトされると
ともに、DM１０のアドレスＸ４のデータが読み
出されワードレジスタ１４−１に格納される。こ
れにより、カウンタ機能に必要な演算パラメータ
が全てプログラムされた順番でワードレジスタ群
１４とビツトレジスタ群１６とに格納されたこと
になる。また、ステツプ５の実行によりクロツク
発生器１１からのクロツクによつてプリセツトカ
ウンタ２２のカウント値の減算が行われてカウン
ト値は“０”となる。このカウント値“０”が演
算マトリツクス１７に出力されると、演算マトリ
ツクス１７はワードレジスタ群１４とビツトレジ
スタ群１６の各レジスタのデータおよびワードメ
モリ２４とビツトメモリ２５からステツプ５にて
アドレスされる個所のワードデータｇとビツトデ
ータｈを取り込む。また、機能命令コードレジス
タ２３にはカウンタ機能定義命令が格納されてお
り、この命令コードも演算マトリツクス１７に取
り込まれる。演算マトリツクス１７は供給された
命令コードを解読してカウンタ機能定義命令であ
ることがわかると、ワールドレジスタ１４−１，
１４−２、ビツトレジスタ１６−１，１６−２か
ら取り込んだデータおよびワードデータｇとビツ
トデータｈを内部のカウンタ機能処理のための論
理演算回路に供給する。この論理演算回路は第２
図の実施例と同様の処理を行う。そして、この論
理演算回路の演算結果はDM１０のアドレスＸ４
にて指定される個所およびワードメモリ２４のス
テツプ５にて指定される個所にそれぞれ書き込ま
れる。 以上のように、本発明では、作業領域アドレス
と演算マトリクスの機能とを独立させ、使用者の
要求するプログラムによつて両者を結合させるよ
う構成しているので、タイマ／カウンタ等の機能
素子の個数を使用者が決定でき、機能素子や単な
るメモリの配分を使用者が決定でき、しかも機能
素子や単なるメモリのDM上の配置をも使用者が
決定でき、使用に際しての融通性が極めて高い。
更に、本発明では、入出力装置のアドレスをDM
と同一アドレス空間に配置しており、入出力装置
の機能を使用者が決定できる利点をも有する。更
に加えて、本発明によれば、機能の演算の実行を
行なうための各パラメータを演算マトリクス１７
内に蓄積し、各パラメータが蓄積された時点（減
算カウンタ２２の出力ｌが「０」となつたとき）
に演算を行なうように構成したので、メモリ領域
に可DM用のプラグを用意する必要もなく、メモ
リの使用効率を高めることができる。このよう
に、本発明によれば、メモリの使用効率が向上
し、プログラムの作成能率が向上する。しかも使
用者が作業領域の任意の領域に任意所望の機能を
割り当てることができ、広範囲にわたつてシーケ
ンス制御を行なうことができる。 更に、上述した第２実施例では、ワードデータ
およびビツトデータのレジスタ群１４および１６
をプツシユダウン構成としたので、レジスタ群１
４および１６のアドレスの指定がなくなりプログ
ラム記述上のアドレス指定が簡略となる。また、
機能定義命令コード記憶用のレジスタ２３と、各
機能命令毎に一義的に定まるパラメータ数を発生
するパラメータ数発生器２１と、この発生器２１
の発生値ｋをプリセツト値として各命令サイクル
毎に減算する減算カウンタ２２とを設け、この減
算カウンタ２２の内容が「０」になつたときにの
み演算マトリクス１７が作動するよう構成したの
で、プログラムの記述は第２表に示したように機
能定義を先に行なうことができ、従つてプログラ
ムの記述が直観的かつ容易に行なえる。更に加え
て、本例では、各命令サイクルの終了毎に演算マ
トリクス１７の出力d₂を書き込むワードメモリ２
４をプログラムメモリ２と同一アドレスに配置し
たので、演算結果d₂の一時記憶のプログラム記述
が容易となり、特にタイマ、カウンタ等プログラ
ムが前回の命令サイクルを実行したときの過去値
を必要とする場合の機能定義に極めて有効であ
る。 なお、本発明では演算装置の有する機能を全作
業領域がかみかけ上持ち得るので、演算装置の入
出力信号がメモリの入出力信号と類似しているこ
とを利用して、演算装置全体を中央制御部から独
立して作業領域の１アドレスに配置して、中央制
御部からみてDMの一部分とすることができる。
このような構成においては、PLC運転中の動作モ
ニタは、DMの一部をモニタすればよいのでモニ
タの構成が容易となる。また、演算装置を独立な
構成として、演算装置の演算マトリクス自身をプ
ログラム可能にすることにより、使用者の求める
使用目的に合致した命令体系とすることもできる
ので、本発明はPLCとして極めて有用である。 また、上述した第２実施例では、プログラムの
記述が容易であるから、プログラムとPLC内部の
機械語との変換あるいは逆変換が容易となり、高
水準のプログラムツールが構成容易である。

【図面の簡単な説明】

第１図は従来のPLCの概要を示すブロツク線
図、第２図および第３図は本発明によるPLCの２
例の構成を示すブロツク線図である。 １……中央制御装置、２……ブログラムメモ
リ、１０……DM、１１……クロツク発生器、１
２……プログラムカウンタ、１３……命了レジス
タ、１３−１……命令コード部レジスタ、１３−
２……アドレス部レジスタ、１４……ワードレジ
スタ群、１４−１〜１４−Ｎ……ワードレジス
タ、１５……ビツトデータマルチプレクサ、１６
……ビツトレジスタ群、１６−１〜１６−Ｍ……
ビツトレジスタ、１７……演算マトリクス、２１
……パラメータ数発生器、２２……プリセツトカ
ウンタ、２３……機能命令コードレジスタ、２４
……ワードメモリ、２５……ビツトメモリ。

Claims (1)

1. 【特許請求の範囲】 １ 中央制御装置とプログラムメモリと作業領域
   メモリとを有するストアードプログラム方式のシ
   ーケンス制御装置において、前記中央制御装置は
   演算装置を有し、該演算装置にはレジスタ群およ
   び演算マトリクスを設け、前記プログラムメモリ
   から読み出したブログラムの歩進に従つて、作業
   領域メモリから前記レジスタ群に前記演算装置の
   有する機能のうち使用者が選択した機能実現のた
   めのパラメータを書き込むロードパラメータ命令
   に基づいて前記レジスタ群に前記機能実行に必要
   なパラメータを蓄積する手段、使用者が任意に指
   定し得る作業領域に対して前記機能を定義する機
   能定義命令と前記レジスタ群から読み出したパラ
   メータとに基づいて前記演算マトリクスにおいて
   所定の演算を実行しその演算結果を前記作業領域
   メモリに書き戻し、前記使用者により選択された
   機能を前記使用者が指定した作業領域に付与する
   手段を有することを特徴とするシーケンス制御装
   置。 ２ 特許請求の範囲第１項記載のシーケンス制御
   装置において、前記レジスタ群を並列に読み出し
   可能なプツシユダウンスタツクの形態となし、前
   記演算装置には、各機能定義命令に固有なパラメ
   ータ数を発生するパラメータ数発生器と、該パラ
   メータ数発生器の出力をプリセツト値として各命
   令サイクル毎にデクリメントする減算プリセツト
   カウンタと、前記機能定義命令を記憶する機能命
   令レジスタとを設け、前記プログラムメモリと同
   一アドレスに、各命令サイクル終了毎に前記演算
   マトリクスからの前記演算結果を書き込む演算結
   果蓄積メモリを配設し、前記減算プリセツトカウ
   ンタの内容が「０」のときに、前記プツシユダウ
   ンスタツクの形態のレジスタ群の内容と前記機能
   定義命了レジスタの内容と前記演算結果蓄積メモ
   リの内容とに基づいて前記演算マトリクスにおい
   て所定の演算を実行し、その演算結果を前記作業
   領域メモリの指定アドレスおよび前記演算結果蓄
   積メモリの双方に書き込むようにしたことを特徴
   とするシーケンス制御装置。