JP2728151B2 - プログラマブルコントローラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シーケンス変更を行
うことのできるプログラマブルコントローラに関し、特
に、デバイス点数の割り付けを任意に変更することがで
きるプログラマブルコントローラに関するものである。

【０００２】

【従来の技術】図１０は、この種のプログラマブルコン
トローラにおける従来の構成図であり、図において、１
はシーケンスプグラムやプログラマブルコントローラに
関するパラメータを入力し、転送することができる周辺
機器、２はＣＰＵユニット、ＣＰＵユニット２におい
て、３はシーケンスプログラム記憶部、４はデバイス記
憶部、５は演算処理部である。

【０００３】図１１は、シーケンスプログラムの一例で
あり、周辺機器１で作成することができる。図１２は、
作成されたシーケンスプログラムを演算処理部５が処理
するために変更する命令コードの構成を示している。図
１３は、各デバイスのデバイス記憶部４内でのアドレス
を示したものであり、このアドレスはメーカーがユーザ
ーの使用目的を想定して決定されたデバイスの点数に従
って決められている。図１４は、シーケンス命令の１つ
であるＭＯＶ命令の演算処理部５内部での処理を示すフ
ローチャート、図１５は、図１４において示したデバイ
スリードの処理を示すフローチャートである。

【０００４】ユーザーが周辺機器１により、図１１にて
示したようなシーケンスプログラムを作成し、周辺機器
１が図１２で示すような命令コードに変換し、その命令
コードをＣＰＵユニット２に転送し、ＣＰＵユニット２
は内部にあるシーケンスプログラム記憶部３に記憶させ
る。この命令は接点Ｘ０がオンかオフかを判別するＬＤ
命令と、デバイスＤ０の内容をデバイスＤ１００に転送
するＭＯＶ命令とで、接点Ｘ０がオン時にデバイスＤ０
の内容をデバイスＤ１００に転送する処理である。

【０００５】演算処理部５は、この命令の命令コードを
読み出すと、図１４のフローチャートで示すように第１
デバイスであるＤ０のデバイスリード処理を行い（Ｓ
１）、Ｄ０の内容を読み出し、続いて第２デバイスであ
るＤ１００のデバイスリード処理を行い（Ｓ２）、Ｄ１
００に相当するデバイス記憶部４のアドレスを算出し、
続いて算出されたアドレスにＤ０の内容を書き込む処理
を実行する（Ｓ３）。

【０００６】デバイスリード処理は、図１５に示したフ
ローチャートに従い、命令コードよりデバイスの種別
（Ｄ）を判断し（Ｓ４）、デバイス番号（１００）を読
み込み（Ｓ５）、例では、指定されていないがインデッ
クス指定がある場合、その指定された値を加算し（Ｓ
６）、各デバイスで既に決められているデバイスの先頭
アドレス（０８００Ｈ）から、そのデバイスに相当する
デバイス記憶部４の実アドレス（０８Ｃ８Ｈ＝８００Ｈ
＋１００ワード＝８００Ｈ＋０Ｃ８Ｈバイト）を算出す
る（ステップＳ７）。その後、桁を考慮して（Ｓ８）、
デバイスの内容をデバイス記憶部４より読み出す（Ｓ
９）という処理である。

【０００７】その他の従来技術として、図１７に示すプ
ログラマブルコントローラにおけるハードウェア構成が
ある。図において、５は演算処理を行う演算処理部、４
は演算処理部５による演算結果を格納するデバイス記憶
部、３はシーケンスプログラムを格納するシーケンスプ
ログラム記憶部、７５はマイクロプログラムを格納する
マイクロプログラムメモリであり、７６は周辺機器１と
の間のインタフェースである。

【０００８】図１８は、図１７に示したシーケンスプロ
グラム記憶部３の内部情報（命令コード）について示し
てあり、１１は命令部かデバイス部かを判断するフラ
グ、１２はワードかビットかを判断するフラグ、１３は
ビットデバイス時のビットＮＯ．を指定するビットＮ
Ｏ．指定部、１４は固定メモリマップにおける従来デバ
イスアドレス部である。

【０００９】図１６は、シーケンスプログラムの具体例
であり、この例ではワードデバイスＤ０のメモリ内部を
ワードデバイスＷ１へ転送する命令について示してあ
る。

【００１０】図１９は、図１６に示したシーケンスプロ
グラムを実行するときのマイクロプログラムメモリ７５
内のソフトウェア処理について示してあり、Ｆ１〜Ｆ３
は全体処理、Ｆ４はＭＯＶ命令を検出したときの処理で
ある。

【００１１】図２０は、従来の固定メモリマップの例に
ついて示したものである。

【００１２】次に動作について説明する。図１８に示し
た命令コードに従って処理を進めていくが、具体的に図
１９に示すプログラム例に基づいて説明を行う。全体処
理部ではシーケンスを実行するために必要とされる初期
処理を行った後（Ｆ１）、シーケンスプログラム実行処
理（Ｆ２）、シーケンスＥＮＤ処理（Ｆ３）を繰り返し
実行する。

【００１３】シーケンスプログラム実行中にＭＯＶ命令
を検出する（Ｆ４）と、まず第１デバイスの内容をリー
ドするわけであるが、この場合、Ｄ０の命令コードには
固定メモリマップの従来デバイスアドレス０Ｈ番地が格
納されているため、０Ｈ番地の内容をリードすることに
なる（Ｆ４ａ）。同様に、第２デバイスＷ１のアドレス
には２０１Ｈ番地が格納されているため、結局０Ｈ番地
の内容が２０１Ｈ番地へ転送され（Ｆ４ｂ）処理が完了
する。

【００１４】

【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、デバ
イスの先頭アドレスが各々のデバイスにより予め決めら
れているため、換言すると、各デバイスにおける割り付
け点数（メモリマップ）が固定であり、ユーザーが自由
に割り付け点数の設定を行うことができないため、各デ
バイスに過不足が生じ、デバイス記憶部のメモリを有効
に活用できないという問題点があった。

【００１５】この発明は上記のような課題を解決するた
めになされたもので、シーケンスプログラムの命令コー
ドをデバイス番号での指定からデバイス記憶部の実アド
レスの指定に変更することにより、デバイス点数の割り
付けをユーザーが設定できるようにし、デバイス記憶部
のメモリを有効に使用でき、より処理速度の速いプログ
ラマブルコントローラを得る、また、デバイス記憶部の
割り付け点数を自由に設定できるとともに、それらの情
報を自動的にシーケンスプログラムメモリに反映し、効
率良くデバイス記憶部を使用できるプログラマブルコン
トローラを得ることを目的とする。

【００１６】

【課題を解決するための手段】この発明に係わるプログ
ラマブルコントローラは、ＣＰＵユニットと周辺機器を
有し、前記ＣＰＵユニットにプログラムされたシーケン
スプログラムにより動作するプログラマブルコントロー
ラにおいて、任意のデバイス点数の割り付けデータを入
力する入力手段、シーケンスプログラムでのデバイス指
定を前記ＣＰＵユニットのデバイス記憶部の実アドレス
を指定する命令コードデータへ変換する変換手段、前記
２つのデータを前記ＣＰＵユニットへ転送する転送手段
を具備する周辺機器と、前記周辺機器より転送されたデ
バイス割り付けに関するデータを格納する記憶手段、前
記データを前記周辺機器へ転送する転送手段、命令コー
ドに従い命令を実行するときのデバイス状態を実アドレ
スのみで管理する管理手段とを具備する前記ＣＰＵユニ
ットから構成されている。

【００１７】また、この発明に係るプログラマブルコン
トローラは、シーケンスプログラムを格納するシーケン
スプログラムメモリと、演算結果を格納するデバイスメ
モリと、前記デバイスメモリの割り付け情報を格納する
デバイス割り付け情報メモリと、前記デバイス割り付け
情報メモリに格納された割り付け情報より算出される修
正アドレスを格納するアドレス修正レジスタ群と、前記
アドレスレジスタ群の中の１のレジスタを選択する選択
手段と、前記アドレスの修正を実行する加算手段を備
え、デバイスの割り付けを任意に変更可能としたもので
ある。

【００１８】

【作用】この発明におけるデバイス点数の割り付けの入
力手段は、デバイス点数の割り付けを任意に変えられる
ようにし、シーケンスプログラムでのデバイス指定をＣ
ＰＵユニットのデバイス記憶部の実アドレスを指定する
命令コードに変換する手段により、各デバイスのデバイ
ス記憶部の先頭アドレスを可変のデータとして取り扱う
ことができる。また、命令コードに従い命令を実行する
ときのデバイスの状態を実アドレスのみで管理する手段
は、演算処理部が命令を実行するときデバイス番号とデ
バイスの先頭アドレスとからそのデバイスに相当するデ
バイス記憶部の実アドレスを算出する処理を不要とし、
命令の処理時間を短縮する。

【００１９】また、この発明のプログラマブルコントロ
ーラは、周辺装置を用いて各デバイスメモリの割り付け
をユーザーが自由に設定可能とすると共に、その割り付
け情報を基に修正すべきアドレスを算出し、アドレス修
正レジスタ群へセットする手段と、その修正レジスタ群
とシーケンスプログラムメモリのデバイスアドレス部分
を自動的に加算する手段を備えることにより、シーケン
スプログラムを変更することなく、割り付け情報のみを
再設定するだけで、デバイスメモリのメモリマップを自
由に変更でき、効率良くデバイスメモリを使用すること
ができる。

【００２０】

【実施例】図１は、この発明によるプログラマブルコン
トローラにおける構成図であり、図において、１はシー
ケンスプログラムやプログラマブルコントローラに関す
るパラメータを入力し転送することのできる周辺機器、
２はＣＰＵユニットであり、３はシーケンスプログラム
記憶部、４はデバイス記憶部、５は演算処理部、６はデ
バイス割り付けに関するデータをＣＰＵユニット２内で
格納するデバイス割り付けデータ記憶メモリ、７はデバ
イス割り付けに関するデータを周辺機器１内で格納する
デバイス割り付けデータ記憶メモリである。

【００２１】図２は、デバイスの点数の割り付けデータ
の構成で（２ａ）〜（２ｈ）は各々のデバイスの点数で
あり、周辺機器１でユーザーが設定する。図３は、デバ
イス割り付けに関するデータの構成図で、デバイス記憶
部４の先頭アドレス（３ｉ）と最終アドレス（３ｊ）、
そして各デバイスの先頭アドレス（３ｋ）〜（３ｒ）、
デバイス割り付け最終アドレス（３ｓ）の順となってお
り、各々のデータは周辺機器１内のデバイス割り付けデ
ータ記憶メモリ７と、ＣＰＵユニット２内のデバイス割
り付けデータ記憶メモリ６にこの構成で格納される。図
４は、作成されたシーケンスプログラムを演算処理部５
が処理するために変更する命令コードの構成を示してい
る。

【００２２】次に動作について説明する。まずＣＰＵユ
ニット２は、デバイス割り付けデータ記憶メモリ６に図
３に示した構成で各デバイスの先頭アドレス（３ｋ）〜
（３ｒ）のデフォルト値とデバイス記憶部４の先頭アド
レス（３ｉ）と最終アドレス（３ｊ）とを書き込んでお
く。これはユーザーがデバイスの点数を変更しないとき
に、デフォルト値でＣＰＵユニット２が動作するように
するためである。周辺機器１も同様にデバイスの割り付
けデータをＣＰＵユニット２より転送する転送手段によ
り得るか、或いは周辺機器１がデフォルト値を予めデバ
イス割り付けデータ記憶メモリ７に格納しておく。

【００２３】次に、ユーザーがデバイスの点数を変更す
る場合、ユーザーはデバイスの点数の割り付け（２ａ）
〜（２ｈ）を周辺機器１でキー入力して設定する。周辺
機器１は、そのデータに基づきデバイス割り付けデータ
にある先頭アドレスの値（３ｉ）から各デバイスの先頭
アドレス（３ｋ）〜（３ｒ）と割り付け最終アドレス
（３ｓ）を算出し、それをデバイスの割り付けデータと
し、周辺機器１内のデバイス割り付けデータ記憶メモリ
７に格納する。

【００２４】算出する時の計算式は、３ｋ＝３ｉ、３ｌ
＝３ｋ＋２ａ÷８、３ｍ＝３ｌ＋２ｂ÷８、３ｎ＝３ｍ
＋２ｃ÷８、３ｏ＝３ｎ＋２ｄ÷８、３ｐ＝３ｏ＋２ｅ
×２、３ｑ＝３ｐ＋２ｆ×２、３ｒ＝３ｑ＋２ｇ×２、
３ｓ＝３ｒ＋２ｈ×２である。ここで、ビットデバイス
の場合デバイスの点数を８で割っているのは１バイトが
８ビットに相当するためであり、ワードデバイスの場
合、１ワードが２バイトに相当するためデバイスの点数
を２倍する。また、小数点以下は切り上げとする。その
際、ＣＰＵユニット２のデバイス記憶部４の最終アドレ
スの値（３ｊ）と、割り付け最終アドレス（３ｓ）とを
比較し、割り付け最終アドレスの値（３ｓ）の方が大き
ければデバイス記憶部４の範囲オーバーとして周辺機器
１においてエラーとする。

【００２５】続いて、ユーザーがシーケンスプログラム
を作成し、それを周辺機器１が命令コードに変換する。
デバイスを指定するための命令コードは従来の図７に示
すデバイス種別部とデバイス番号部を、図４で示すよう
にデバイス記憶部４の実アドレス指定部とする。周辺機
器１はデバイスの種別とデバイス番号とからデバイス記
憶部４の実アドレスを予め算出し、実アドレス値として
実アドレス指定部に設定する。例えば、Ｄ１００を指定
する命令コードへの変換の場合、周辺機器１が命令種別
（デバイス指定）、インデックス指定（指定無し）、ビ
ット指定（指定無し）、定数指定（指定無し）、ワード
指定（指定有り）を設定すると共に、デバイス割り付け
データ記憶メモリ７よりＤデバイスの先頭アドレス値
（３ｏ）を得て、デバイス番号１００よりその先頭アド
レスから１００ワード目、つまり２００バイト（０Ｃ８
Ｈバイト）目に当たるアドレスを、先頭アドレスと０Ｃ
８Ｈを加算して算出する。このアドレス値を図４で示す
実アドレス指定部に設定する。

【００２６】ユーザーがシーケンスプログラムを作成
し、それを周辺機器１が命令コードに変換した後、ＣＰ
Ｕユニット２は変換された命令コードを受け取りシーケ
ンスプログラム記憶部３に格納し、それと共にデバイス
割り付けデータを受け取りＣＰＵユニット２内のデバイ
ス割り付けデータ記憶メモリ６に格納する。ＣＰＵユニ
ット２は、シーケンス命令の演算処理でデバイス範囲チ
ェックが必要な場合、このデバイス割り付けデータを読
み出し利用する。また、デバイス割り付けデータ記憶メ
モリ６のデバイス割り付けデータは他の周辺機器１を使
用したときにこのデータを受け渡して、周辺機器１がデ
バイスの指定を元のデバイスの種別とデバイス番号に変
換し直し、ユーザーが作成したシーケンスプログラムを
再現する。

【００２７】演算処理部５は、デバイスを指定する命令
コードを読み出すと命令を実行し、デバイスリード処理
を行う。デバイスリード処理は、命令コードからワード
単位かビット単位かをワード指定部と定数指定部とビッ
ト指定部を参照して判断する。

【００２８】ワード指定の場合、実アドレス指定部より
デバイス記憶部４の実アドレス値を読み出し、その後イ
ンデックス指定部を参照し、指定があればインデックス
の値だけアドレス値に加算してデバイスの内容をデバイ
ス記憶部４より読み出す。

【００２９】ビット指定の場合、命令コードの実アドレ
ス指定部をメモリ実アドレス指定とビットアドレス指定
の２つに分けて使用する。例えばＸ０を指定する場合を
例に取ると、周辺機器１が命令コードに変換する際、Ｘ
デバイスの先頭アドレス値（３ｋ）を周辺機器１内のデ
バイス割り付けデータ記憶メモリ７より得てデバイス番
号（０）をビットデバイス単位数（８ビット（＝１バイ
ト））で割った商（０）を加算してメモリ実アドレスを
算出し、実アドレス指定部のメモリ実アドレス指定に指
定する。

【００３０】周辺機器１はデバイス番号（０）をビット
デバイス単位数（８）で割った余り（０）をもう１方の
ビットアドレス指定に指定する。ビットデバイスのデバ
イスリード処理としては、演算処理部５が、命令コード
からビット単位であることを判断し、メモリ実アドレス
値とビットアドレス値を読み出し、その後、インデック
ス指定部を参照し指定があればインデックスの値をビッ
トデバイス単位数（８）で割った商と余りを各々メモリ
実アドレス値とビットアドレスに加算して、デバイスの
内容をデバイス記憶部４より読み出す。

【００３１】本発明によるデバイスリード処理は、従来
のデバイスリード処理でのアドレス算出の処理部分を必
要としなくなっている。

【００３２】なお、上記実施例では、図３のようにデバ
イス割り付けデータを構成したが、それらのデータの順
序は不順でもかまわない。

【００３３】また、上記実施例ではソフトウェア処理命
令での命令コードを変換するものについて示したが、ハ
ードウェア処理命令についても同様の変換手段により同
様の効果を奏する。

【００３４】次に、本発明による第２の発明の一実施例
を図について説明する。図５は、本発明によるプログラ
マブルコントローラのハードウェア構成について示した
ものである。

【００３５】７７はデバイスの割り付け点数について記
述してあるデバイス割り付け情報メモリ、８はデバイス
割り付け情報メモリ７７の割り付け点数に基づいて修正
アドレスが格納されるアドレス修正レジスタ群、９はシ
ーケンスプログラム記憶部３に格納されているシーケン
スプログラムのデバイス種別指定部１３（図８参照）の
内容に従ってアドレス修正レジスタ群８の中の１を選択
するセレクタ、１０はセレクタ９によって選択されたア
ドレス修正レジスタの内容とシーケンスプログラムにお
けるメモリマップの従来デバイスアドレス部１４を加算
する加算装置である。

【００３６】図６は、デバイス割り付け情報メモリ７７
の内容について示してあり、この例では従来のワードデ
バイスＤを５１２点から２５６点に変化させた場合につ
いて示してある。図７は、その割り付けに対するメモリ
マップの構成について示してある。図８は、シーケンス
プログラム記憶部３のデバイスに関する構成を示したも
のであり、１１〜１４は図１８に示した従来構成と同一
である。１３はデバイスの種別を区別するデバイス種別
指定部である。

【００３７】図９は、マイクロプログラムメモリ７５に
よって制御されるＳ／Ｗ処理の概略について示してあ
り、Ｆ１〜Ｆ４は図１９に示した従来構成と同一であ
る。図中、Ｆ５はデバイス割り付け情報に基づいてアド
レス修正レジスタに値をセットする処理である。

【００３８】次に動作について説明する。ここでは従来
例と同様にＭＯＶ命令について、ワードデバイスＤの割
り付け点数を変更した場合について説明する。まず、ワ
ードデバイスＤの点数を５１２点から２５６点に変更す
る場合、周辺機器１によって予め作成されたデバイス割
り付け情報（図６参照）をデバイス割り付け情報メモリ
７７へセットしておく（図９におけるＦ５）。プログラ
マブルコントローラは、シーケンスプログラム実行処理
を始める前に、デバイス割り付け情報によって生成され
る新しいメモリマップ（図７参照）の各デバイス先頭ア
ドレスから従来のメモリマップ（図２０参照）の各デバ
イス先頭アドレスを減算し、各デバイスに対するアドレ
ス修正レジスタ群８の各要素へその値をセットしてお
く。

【００３９】本実施例では、ワードデバイスＤ用の修正
レジスタには新先頭アドレス（０Ｈ）−従来先頭アドレ
ス（０Ｈ）＝０Ｈがセットされ、ワードデバイスＷ用の
修正レジスタには、新先頭アドレス（１００Ｈ）−従来
先頭アドレス（２００Ｈ）＝−１００Ｈがセットされ
る。

【００４０】以上の準備が終了するとシーケンスプログ
ラムの実行が開始されるわけである（図９におけるＦ
２）が、ＭＯＶ命令（図９におけるＦ４）の場合につい
て、図５を参照して説明する。

【００４１】本実施例では、デバイスの命令コードをリ
ードする段階で、ハードウエアにより自動的にアドレス
修正を行う。具体的には、まず予め各デバイスに対する
修正アドレスが格納されているアドレス修正レジスタ群
８の中の１つをセレクタ９によって選択する。セレクタ
９は命令コードの中のデバイス種別指定部１３の内容に
よってアドレス修正レジスタ群８の中の１を選択する。
次に、セレクタ９によって選択されたアドレス修正レジ
スタの内容と、シーケンスプログラム記憶部３内の命令
コードが加算装置１０へ入力され、該加算装置１０はデ
バイスコードの内、従来デバイスアドレス部１４とアド
レス修正レジスタの内容を加算し、新デバイスアドレス
として従来デバイスアドレス部１４を書き換える。但
し、デバイスコードではなく、命令コードが加算装置１
０に入力された場合は加算処理を中止する。

【００４２】以上によって修正されたデバイスコードを
演算処理部５へ入力することによって演算処理部５で
は、デバイス割り付け情報に基づく新メモリマップにて
デバイスアクセスが可能となる。上記のＭＯＶ命令にお
いてワードデバイスＤ０をリードする場合は、従来デバ
イスアドレス０Ｈ番地＋Ｄ用修正アドレスレジスタの内
容０Ｈが加算されて０Ｈ番地の内容をリードする（図９
におけるＦ４ａ）ことになり、ワードデバイスＷ１にラ
イトする場合は、従来デバイスアドレス２０１Ｈ番地＋
Ｗ用修正アドレスレジスタの内容（−１００Ｈ）が加算
されて、１０１Ｈ番地へライトすることになり（図９に
おけるＦ４１ｂ）、結局０Ｈ番地の内容が１０１Ｈ番地
へ転送され処理を終了する。

【００４３】この例では、デバイスがワードデバイスの
場合について説明したがビットデバイスの場合も当然の
ことながら同様に処理可能である。また、間接指定用の
インデックレジスタと併用することも可能である。

【００４４】

【発明の効果】以上のように、この発明によればデバイ
スの割り付けの入力手段と、シーケンスプログラムでの
デバイスの指定を、ＣＰＵユニットのデバイス記憶部の
実アドレスを指定する命令コードへ変換する手段と、上
記２つのデータをＣＰＵユニットへ転送する手段を有す
る周辺機器と、周辺機器選り転送されたデバイス割り付
けデータを格納する記憶手段と、命令コードに従い命令
を実行する時のデバイスの状態を実アドレスのみで管理
する手段を有するＣＰＵユニットからプログラマブルコ
ントローラを構成したため、各デバイスの先頭アドレス
を可変にできることとなりデバイスの点数の割り付けを
ユーザーが設定できデバイス記憶部の有効利用を図るこ
とができると共にプログラム性が向上する。また命令コ
ードがデバイス記憶部の実アドレスを指定するためデバ
イス番号から実アドレスを算出する処理が不要となり演
算処理部の演算処理時間を短くすることができる。

【００４５】また、デバイスアドレスをリードする際
に、デバイス割り付けの状態に従って自動的にアドレス
が修正されるため、Ｓ／Ｗ処理による処理速度の低下
や、シーケンスプログラムを作成し直す等の問題を生じ
ることなくデバイスメモリの割り付けを変更することが
可能であり、その結果、効率良くデバイスメモリを活用
することができる。

【図面の簡単な説明】

【図１】本発明によるプログラマブルコントローラのハ
ードウェア構成を示すブロック図である。

【図２】デバイス割り付け情報の構成を示す説明図であ
る。

【図３】デバイス割り付けデータの構成を示す説明図で
ある。

【図４】本発明によるデバイス指定の命令コードの構成
図である。

【図５】本発明による他のプログラマブルコントローラ
のハードウェア構成を示すブロック図である。

【図６】本発明によるデバイス割り付け情報を示す説明
図である。

【図７】本発明によるデバイス記憶部のメモリマップを
示す説明図である。

【図８】本発明のシーケンスプログラムにおけるデバイ
スコードを示す説明図である。

【図９】本発明によるプログラマブルコントローラの動
作を示すフローチャートである。

【図１０】従来のプログラマブルコントローラの構成を
示すブロック図である。

【図１１】シーケンス命令の一例を示す説明図である。

【図１２】従来のデバイス指定の命令コードの構成を示
す説明図である。

【図１３】従来のデバイス記憶部でのデバイスメモリ状
態を示した説明図である。

【図１４】ＭＯＶ命令の処理を示すフローチャートであ
る。

【図１５】従来のデバイスリードの処理を示すフローチ
ャートである。

【図１６】シーケンスプログラムの一例を示す説明図で
ある。

【図１７】従来のプログラマブルコントローラのハード
ウェア構成を示すブロック図である。

【図１８】従来のプログラマブルコントローラにおける
デバイスコードを示す説明図である。

【図１９】従来のプログラマブルコントローラの動作を
示すフローチャートである。

【図２０】従来のデバイスメモリのメモリマップを示す
説明図である。

【符号の説明】

１ 周辺機器 ２ ＣＰＵユニット ３ シーケンスプログラム記憶部 ４ デバイス記憶部 ５ 演算処理部 ６ デバイス割り付けデータ記憶メモリ（ＣＰＵユニッ
ト） ７ デバイス割り付けデータ記憶メモリ（周辺機器） ８ アドレス修正レジスタ群 ９ セレクタ １０ 加算装置 ７５ マイクロプログラムメモリ ７６ 周辺機器用インタフェース ７７ デバイス割り付け情報メモリ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ＣＰＵユニットと周辺機器を有し、前記
   ＣＰＵユニットにプログラムされたシーケンスプログラ
   ムにより動作するプログラマブルコントローラにおい
   て、任意のデバイス点数の割り付けデータを入力する入
   力手段、シーケンスプログラムでのデバイス指定を前記
   ＣＰＵユニットのデバイス記憶部の実アドレスを指定す
   る命令コードデータへ変換する変換手段、前記２つのデ
   ータを前記ＣＰＵユニットへ転送する転送手段を具備す
   る周辺機器と、前記周辺機器より転送されたデバイス割
   り付けに関するデータを格納する記憶手段、前記データ
   を前記周辺機器へ転送する転送手段、命令コードに従い
   命令を実行するときのデバイス状態を実アドレスのみで
   管理する管理手段とを具備する前記ＣＰＵユニットから
   構成されることを特徴とするプログラマブルコントロー
   ラ。
2. 【請求項２】 シーケンスプログラムを格納するシーケ
   ンスプログラムメモリと、演算結果を格納するデバイス
   メモリと、前記デバイスメモリの割り付け情報を格納す
   るデバイス割り付け情報メモリと、前記デバイス割り付
   け情報メモリに格納された割り付け情報より算出される
   修正アドレスを格納するアドレス修正レジスタ群と、前
   記アドレスレジスタ群の中の１のレジスタを選択する選
   択手段と、前記アドレスの修正を実行する加算手段を備
   え、デバイスの割り付けを任意に変更可能としたこと特
   徴とするプログラマブルコントローラ。