JPS59108419A - タイミング発生装置 - Google Patents
タイミング発生装置Info
- Publication number
- JPS59108419A JPS59108419A JP57218717A JP21871782A JPS59108419A JP S59108419 A JPS59108419 A JP S59108419A JP 57218717 A JP57218717 A JP 57218717A JP 21871782 A JP21871782 A JP 21871782A JP S59108419 A JPS59108419 A JP S59108419A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- memory
- timing
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1502—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs programmable
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は９発生するタイミングをプログラムできるタ
イミング発生装置に関するものであるＯ 従来のタイミング発生装置として、第１図に示すものが
ある。第１図において（１）はカウント数をプリセット
することのできるカウンタ、（２）はカウンタ（１）に
おいてカウントの基準となるクロック発生器、（３）は
カウンタ（１）のプリセットデータを保持するだめのレ
ジスタ、（４）はレジスタ（３）へデータを設定するだ
めの制御を行うコントローラ、（５）はレジスタ（３ａ
） （３ｂ） （３ｃ） ヘ設定するデータが通るコン
トローラ（４）の出力バス、（６）はレジスタ（３ａ）
（３ｂ） （：３ｃ）の出力、（７）はレジスタ（３
ｄ） （３ｅ） （３ｆ）の出力、（８）はりＤ７り発
生器（２）の出力、（９）はカウンタ（１ａ）の出力、
（＋１はカウンタ（１ｂ）の出力、ａυはカウンタ（
１ｃ）の出力である。
イミング発生装置に関するものであるＯ 従来のタイミング発生装置として、第１図に示すものが
ある。第１図において（１）はカウント数をプリセット
することのできるカウンタ、（２）はカウンタ（１）に
おいてカウントの基準となるクロック発生器、（３）は
カウンタ（１）のプリセットデータを保持するだめのレ
ジスタ、（４）はレジスタ（３）へデータを設定するだ
めの制御を行うコントローラ、（５）はレジスタ（３ａ
） （３ｂ） （３ｃ） ヘ設定するデータが通るコン
トローラ（４）の出力バス、（６）はレジスタ（３ａ）
（３ｂ） （：３ｃ）の出力、（７）はレジスタ（３
ｄ） （３ｅ） （３ｆ）の出力、（８）はりＤ７り発
生器（２）の出力、（９）はカウンタ（１ａ）の出力、
（＋１はカウンタ（１ｂ）の出力、ａυはカウンタ（
１ｃ）の出力である。
また＋ｑｌ 、 Ｃ１１、（ｔυは第１図で示すタイミ
ング発生装置の出力信号にもなっている。
ング発生装置の出力信号にもなっている。
次に動作について説明する。カウンタ（１ａ）はクロッ
ク発生器（２）の出力（８）をカウントし、レジスタ（
３ｄ）の出力データ（７ａ）でプリセットされた数だけ
カウントし、カウントの終了時に出力（９）を出力する
。という動作を繰シ返す。カウンタ（１ｂ）はカウンタ
（１ａ）の出力（９）をカウントし、レジスタ（３θ）
の出力データ（７′ｂ）でプリセットされた数だけカウ
ントし、カウントの終了時に出力ａ１を出力するという
動作を繰シ返す。カウンタ（１ｃ）はカウンタ（１ｂ）
の出力ａ・をカウントし、レジスタ（３ｆ）の出力デー
タ（７ｃ）でプリセットされた数だけカウントし、カウ
ントの終了時に出力ａυを出力するという動作を繰り返
す。レジスタ（３ｄ） ｌ （３６＞、 （３ｆ）のデ
ータはあらかじめ設定されたものであシ、それぞれレジ
スタ（３ａ）、 （３ｂ）、 （３ｃ）の出力データ（
６ａ）、 （６ｂ）、 （６ｃ）によって同時に設定さ
れるものである。ここでレジスタ（３ａ） 、 （３ｂ
）、 （３ｃ）の出力データ（６ａ）、 （６ｂ）、
（６Ｃ）がレジスタ（３ａ）、 （３θ）、（３ｆ）に
設定されるタイミングは、コントローラ（４）の出力す
るタイミング変更コマンドの出力タイミング、あるいは
前記タイミング変更コマンドとカウンタ（ＩＣ）の出力
０υの論理積が論理゛１”になるタイミングである。カ
ウンタ（ｌａ）、（ｌｂ）、（ｌｃ）のカウント数を変
更する為にレジスタ（３ａ）、（３θ）、（３ｆ）の内
容を更新する方法は、コントローラ（４）がレジスタ（
３ａ）、 （３ｂ）、 （３ｃ）にコントローラの出力
バス（５）を経由して、データを逐次設定し、その後前
記タイミング変更コマンドを出力するととＫよシ行う。
ク発生器（２）の出力（８）をカウントし、レジスタ（
３ｄ）の出力データ（７ａ）でプリセットされた数だけ
カウントし、カウントの終了時に出力（９）を出力する
。という動作を繰シ返す。カウンタ（１ｂ）はカウンタ
（１ａ）の出力（９）をカウントし、レジスタ（３θ）
の出力データ（７′ｂ）でプリセットされた数だけカウ
ントし、カウントの終了時に出力ａ１を出力するという
動作を繰シ返す。カウンタ（１ｃ）はカウンタ（１ｂ）
の出力ａ・をカウントし、レジスタ（３ｆ）の出力デー
タ（７ｃ）でプリセットされた数だけカウントし、カウ
ントの終了時に出力ａυを出力するという動作を繰り返
す。レジスタ（３ｄ） ｌ （３６＞、 （３ｆ）のデ
ータはあらかじめ設定されたものであシ、それぞれレジ
スタ（３ａ）、 （３ｂ）、 （３ｃ）の出力データ（
６ａ）、 （６ｂ）、 （６ｃ）によって同時に設定さ
れるものである。ここでレジスタ（３ａ） 、 （３ｂ
）、 （３ｃ）の出力データ（６ａ）、 （６ｂ）、
（６Ｃ）がレジスタ（３ａ）、 （３θ）、（３ｆ）に
設定されるタイミングは、コントローラ（４）の出力す
るタイミング変更コマンドの出力タイミング、あるいは
前記タイミング変更コマンドとカウンタ（ＩＣ）の出力
０υの論理積が論理゛１”になるタイミングである。カ
ウンタ（ｌａ）、（ｌｂ）、（ｌｃ）のカウント数を変
更する為にレジスタ（３ａ）、（３θ）、（３ｆ）の内
容を更新する方法は、コントローラ（４）がレジスタ（
３ａ）、 （３ｂ）、 （３ｃ）にコントローラの出力
バス（５）を経由して、データを逐次設定し、その後前
記タイミング変更コマンドを出力するととＫよシ行う。
一定のタイミング変更のシーケンスに従ってタイミング
の変更を行う為には、コントローラ（４）はカウンタ（
ｌｃ）の出力０９を入力し、前記シーケンスで定められ
た数まで出力αυをカウントし、同時にレジスタ（３ａ
）、 （３ｂ） 、 （３ｃ）へ更新データを書込み、
カウント終了後、前記タイミング変更コマンドを出力す
る。
の変更を行う為には、コントローラ（４）はカウンタ（
ｌｃ）の出力０９を入力し、前記シーケンスで定められ
た数まで出力αυをカウントし、同時にレジスタ（３ａ
）、 （３ｂ） 、 （３ｃ）へ更新データを書込み、
カウント終了後、前記タイミング変更コマンドを出力す
る。
従来のタイミング発生装置は以上のように構成されてい
るので、タイミング変更シーケンスに従ってタイミング
の変更を行う場合、コントローラ（４）はカウンタ（Ｉ
Ｃ）の出力ａυのカウントの終了までにレジスタ（３ａ
）、 （３ｂ）、（３ｃ）へ更新データを書き込まねば
ならず、更新できるレジスタの数が、コントローラ（４
）のカウントに要する時間をレジスタ１個更新するのに
要する時間で割った数に制限され、またタイミング変更
シーケンスを変更するときのコントローラ（４）の行う
制御が煩雑であるという欠点があった。
るので、タイミング変更シーケンスに従ってタイミング
の変更を行う場合、コントローラ（４）はカウンタ（Ｉ
Ｃ）の出力ａυのカウントの終了までにレジスタ（３ａ
）、 （３ｂ）、（３ｃ）へ更新データを書き込まねば
ならず、更新できるレジスタの数が、コントローラ（４
）のカウントに要する時間をレジスタ１個更新するのに
要する時間で割った数に制限され、またタイミング変更
シーケンスを変更するときのコントローラ（４）の行う
制御が煩雑であるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、１個のカウンタのプリセット値を
２個のメモリに記憶し、２個のメモリをタイミング変更
シーケンスの変更毎に切シ換えて使用するととｋよって
、タイミング変更シーケンスの変更が簡単に行え１発生
するタイミングをプログラムできるタイミング発生装置
を提供するものである。
めになされたもので、１個のカウンタのプリセット値を
２個のメモリに記憶し、２個のメモリをタイミング変更
シーケンスの変更毎に切シ換えて使用するととｋよって
、タイミング変更シーケンスの変更が簡単に行え１発生
するタイミングをプログラムできるタイミング発生装置
を提供するものである。
この発明を適用した例を第２図に示す・以下第２図につ
いて説明する。第２図において、（Ｉ）はカウント数を
プリセットすることのできるカウンタ、（２）はカウン
タ（１）においてカウントの基準となるクロック発生器
、（４）はカウンタ（１）のプリセットデータをプログ
ラムする為のコントローラ、（５）は前記プリセットデ
ータの通るコントローラ（４）の出力バス、（８）はク
ロック発生器（２）の出力、（９）はカウンタ（１ａ）
の出力、Ｃ１はカウンタ（１ｂ１の出力、 （Ｉｌｌ
はカウンタ（１ｃ）の出力、ａ擾はカウンタ（１）のプ
リセットデータを記憶する為の第１のメモリ、 Ｑｌは
カウンタｆｌ）のプリセットデータを記憶する為の第２
のメモリ、Ｉはコントローラ（４）の出力バス〈５〉を
前記第１のメモリαりと第２のメモ９ ＩＪＳへ切シ換
えて出力する分配器、ａＳは前記第１のメモリＨと第２
のメモリα喝の出力を選択して出力するセレクタ、ａｅ
は前記セレクタ四の出力、（ｌηは前記第１のメモリあ
るいは第２のメモリの読み出し用アドレスを発生するア
ドレスカウンタである。また（９）、Ｃ１，αυは第２
図で示すタイミング発生装置の出力信号にもなっている
Ｏ 次に本発明の動作について説明する。カウンタ（１ａ）
はクロック発生器（２）の出力（８）をカウントし、セ
レクタ（１５ａ）の出力データ（１６ａ）でプリセクト
された数だけカウントし、カウントの終了時に出力（９
）を出力する。という動作を繰り返す。カウンタ（１ｂ
）はカウンタ（１ａ）の出力（９）をカウントし、セレ
クタ（４ｓｂ）の出力データ（１６ｂ）でプリセットさ
れた数だけカウントし、カウントの終了時に出力Ｏｎを
出力する。とｂう動作を繰り返す。カウンタ（ＩＣ）は
カウンタ（１ｂ）の出力Ｏｎをカウントし、セレクタ（
１５Ｃ）の出力データ（１６ｃ）でプリセットされた数
だけカウントし。
いて説明する。第２図において、（Ｉ）はカウント数を
プリセットすることのできるカウンタ、（２）はカウン
タ（１）においてカウントの基準となるクロック発生器
、（４）はカウンタ（１）のプリセットデータをプログ
ラムする為のコントローラ、（５）は前記プリセットデ
ータの通るコントローラ（４）の出力バス、（８）はク
ロック発生器（２）の出力、（９）はカウンタ（１ａ）
の出力、Ｃ１はカウンタ（１ｂ１の出力、 （Ｉｌｌ
はカウンタ（１ｃ）の出力、ａ擾はカウンタ（１）のプ
リセットデータを記憶する為の第１のメモリ、 Ｑｌは
カウンタｆｌ）のプリセットデータを記憶する為の第２
のメモリ、Ｉはコントローラ（４）の出力バス〈５〉を
前記第１のメモリαりと第２のメモ９ ＩＪＳへ切シ換
えて出力する分配器、ａＳは前記第１のメモリＨと第２
のメモリα喝の出力を選択して出力するセレクタ、ａｅ
は前記セレクタ四の出力、（ｌηは前記第１のメモリあ
るいは第２のメモリの読み出し用アドレスを発生するア
ドレスカウンタである。また（９）、Ｃ１，αυは第２
図で示すタイミング発生装置の出力信号にもなっている
Ｏ 次に本発明の動作について説明する。カウンタ（１ａ）
はクロック発生器（２）の出力（８）をカウントし、セ
レクタ（１５ａ）の出力データ（１６ａ）でプリセクト
された数だけカウントし、カウントの終了時に出力（９
）を出力する。という動作を繰り返す。カウンタ（１ｂ
）はカウンタ（１ａ）の出力（９）をカウントし、セレ
クタ（４ｓｂ）の出力データ（１６ｂ）でプリセットさ
れた数だけカウントし、カウントの終了時に出力Ｏｎを
出力する。とｂう動作を繰り返す。カウンタ（ＩＣ）は
カウンタ（１ｂ）の出力Ｏｎをカウントし、セレクタ（
１５Ｃ）の出力データ（１６ｃ）でプリセットされた数
だけカウントし。
カウントの終了時に出力αηを出力する。という動作を
繰り返す。第１のメモリαりはタイミング変更シーケン
スに従ったカウンタ（１）のプリセットデータ列が記憶
されている。このタイミング変更シーケンスに従ったプ
リセットデータ列を、第２図で示されるタイミング発生
装置のプログラムと呼ぶ。セレクタα９は、最初に第１
のメモリαりを選択し、前記プリセットデータ列のデー
タを出力する。プリセットデータの更新は。
繰り返す。第１のメモリαりはタイミング変更シーケン
スに従ったカウンタ（１）のプリセットデータ列が記憶
されている。このタイミング変更シーケンスに従ったプ
リセットデータ列を、第２図で示されるタイミング発生
装置のプログラムと呼ぶ。セレクタα９は、最初に第１
のメモリαりを選択し、前記プリセットデータ列のデー
タを出力する。プリセットデータの更新は。
アドレスカウンタ（１？）がカウンタ（ＩＣ）の出力α
ηをカウントし、第１のメモリ０邊の読出しアドレスを
ひとつ進めることにより行う。
ηをカウントし、第１のメモリ０邊の読出しアドレスを
ひとつ進めることにより行う。
前記タイミング発生装置のプログラムを更新する為には
、コントローラ（４）は出力バス（５）と分配器ａ４を
経由して新しいプログラムを第２のメモり （１ｍへ書
き込み、その後分配器Ｉとセレクタαつを切り換えるこ
とにより行う。このとき、カウンタ（１１のプリセット
データは第２のメモリα騰からセレクタα鴎を経由して
送出される。更に。
、コントローラ（４）は出力バス（５）と分配器ａ４を
経由して新しいプログラムを第２のメモり （１ｍへ書
き込み、その後分配器Ｉとセレクタαつを切り換えるこ
とにより行う。このとき、カウンタ（１１のプリセット
データは第２のメモリα騰からセレクタα鴎を経由して
送出される。更に。
前記プログラムを変更する場合、コントローラ（４）は
出力バス（５）と分配器０４を経由して新しいプログラ
ムを第１のメモリａ２へ書き込み、その後分配器α４と
セレクタ（Ｉｓを切り換えることによシ行う。このとき
、カウンタ（１）のプリセットデータは第１のメモリａ
Ｘ６からセレクタα啼を経由して送出され、タイミング
発生装置は初期の状態に戻る。
出力バス（５）と分配器０４を経由して新しいプログラ
ムを第１のメモリａ２へ書き込み、その後分配器α４と
セレクタ（Ｉｓを切り換えることによシ行う。このとき
、カウンタ（１）のプリセットデータは第１のメモリａ
Ｘ６からセレクタα啼を経由して送出され、タイミング
発生装置は初期の状態に戻る。
なお、上記実施例ではカウンタ（１）を３個及びアドレ
スカウンタαηを１測置列に接続した場合を示したが、
カウンタの数量、接続の方法はこれに限らない。また、
第１のメモＩ）０２と第２のメモリα濠の入力及び出力
を切り換えるために。
スカウンタαηを１測置列に接続した場合を示したが、
カウンタの数量、接続の方法はこれに限らない。また、
第１のメモＩ）０２と第２のメモリα濠の入力及び出力
を切り換えるために。
それぞれ分配器ａ４とセレクタα喝を用いた例を示した
が、入力の切換え及び出力の切換えを実現する為の手段
であれば、他の手段でも可能である０ 以上のように、この発明によれば、複数個のカウンタを
用いて、カウンタネットワークを構成し、カウンタのプ
リセットデータを２個のメモリに記憶し、２個のメモリ
を切換えて使用することによって、タイミングの変更が
容易に行え２発生するタイミングをプログラムできる。
が、入力の切換え及び出力の切換えを実現する為の手段
であれば、他の手段でも可能である０ 以上のように、この発明によれば、複数個のカウンタを
用いて、カウンタネットワークを構成し、カウンタのプ
リセットデータを２個のメモリに記憶し、２個のメモリ
を切換えて使用することによって、タイミングの変更が
容易に行え２発生するタイミングをプログラムできる。
という効果がある。
第１図は従来のタイミング発生装置の例を示す図、第２
図はこの発明を適用したタイミング発生装置の例を示す
図である。 図中（１）はカウンタ、（２）はクロック発生器、（３
）はレジスタ、（４）はコントローラ、（５）は出力バ
ス、（６）はレジスタ（ｌａ）、 （ｌｂ）、（ｌｃ）
の出力、（７）はレジスタ（３ｄ）、 （３ｅ） 、
（３ｆ）の出力、（８）はクロック発生器の出力、（９
）はカウンタ（１ａ）の出力、 ａＩはカウンタ（１
ｂ）の出力、 Ｑｌ）はカウンタ（ＩＣ）の出力。 ａ邊は第１のメモリ、０は第２のメモＩＪ、（１４）は
分配器、 ａ！９はセレクタ、ａｅはセレクタ出力、ａ
ηはアドレスカウンタを表す。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。 代理人 葛 野 信 −
図はこの発明を適用したタイミング発生装置の例を示す
図である。 図中（１）はカウンタ、（２）はクロック発生器、（３
）はレジスタ、（４）はコントローラ、（５）は出力バ
ス、（６）はレジスタ（ｌａ）、 （ｌｂ）、（ｌｃ）
の出力、（７）はレジスタ（３ｄ）、 （３ｅ） 、
（３ｆ）の出力、（８）はクロック発生器の出力、（９
）はカウンタ（１ａ）の出力、 ａＩはカウンタ（１
ｂ）の出力、 Ｑｌ）はカウンタ（ＩＣ）の出力。 ａ邊は第１のメモリ、０は第２のメモＩＪ、（１４）は
分配器、 ａ！９はセレクタ、ａｅはセレクタ出力、ａ
ηはアドレスカウンタを表す。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。 代理人 葛 野 信 −
Claims (1)
- 複数個のカウンタを組合せて、−欅類以上のタイミング
を発生するタイミング発生装置において、カウント数を
プリセットできる複数個のカウンタと、前記複数個のカ
ウンタのプリセットデータを記憶する第１のメモリ及び
第２のメモリと、前記第１のメモリの出力と前記第２の
メモリの出力をセレクトして前記複数個のカウンタのプ
リセットデータとして送出するセレクトと、前記第１あ
るいは第２のメモリの出力データの読み出しアドレスを
発生するアドレスカウンタと、前記複数個のカウンタ及
び前記アドレスカウンタを直列あるいは並列、または直
列と並列の組合せに接続する手段と、前記第１のメモリ
の出力が前記セレクタでセレクトされているときには前
記第２のメモリへ、また前記第２のメモリの出力が前記
セレクタでセレクトされているときには前記第１のメモ
リへ前記カウンタプリセットデータを書き込む手段とを
備え、前記複数個のカウンタの出力をタイミング出力と
し１発生するタイミングをプログラムできるようにした
ことを特徴とするタイミング発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57218717A JPS59108419A (ja) | 1982-12-14 | 1982-12-14 | タイミング発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57218717A JPS59108419A (ja) | 1982-12-14 | 1982-12-14 | タイミング発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59108419A true JPS59108419A (ja) | 1984-06-22 |
Family
ID=16724330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57218717A Pending JPS59108419A (ja) | 1982-12-14 | 1982-12-14 | タイミング発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108419A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412664A (en) * | 1977-06-30 | 1979-01-30 | Nec Corp | Pulse generating system |
| JPS57143928A (en) * | 1981-03-03 | 1982-09-06 | Nec Corp | Programmable integrated circuit for timing generation |
-
1982
- 1982-12-14 JP JP57218717A patent/JPS59108419A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412664A (en) * | 1977-06-30 | 1979-01-30 | Nec Corp | Pulse generating system |
| JPS57143928A (en) * | 1981-03-03 | 1982-09-06 | Nec Corp | Programmable integrated circuit for timing generation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59108419A (ja) | タイミング発生装置 | |
| JPS6145243B2 (ja) | ||
| JPH033200A (ja) | 半導体記憶装置 | |
| JPS599117B2 (ja) | 記憶装置 | |
| SU1695289A1 (ru) | Устройство дл вычислени непрерывно-логических функций | |
| JPS633392B2 (ja) | ||
| SU1007104A1 (ru) | Датчик случайных чисел | |
| JPH11134863A (ja) | 半導体メモリ装置とデータの書き込み方法 | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| JPH03201733A (ja) | データワードの時間組込み処理方法及びその方法を実施する装置 | |
| JPS63298434A (ja) | シ−ケンシャルメモリ回路 | |
| SU798731A1 (ru) | Многоканальное устройство дл управлени шАгОВыМи дВигАТЕл Ми | |
| JP3896251B2 (ja) | データ出力側の数が可変である回路装置および該装置からのデータ読出しのための装置 | |
| JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
| JPH04307687A (ja) | メモリ記憶回路 | |
| JPS6321225B2 (ja) | ||
| JPH0193997A (ja) | 時分割電子交換スイッチメモリ | |
| JPH04330490A (ja) | 画像表示装置 | |
| JPH0316719B2 (ja) | ||
| JPS626481A (ja) | 可変長シフトレジスタ | |
| JPH01292425A (ja) | エラスティックストアメモリ拡張回路 | |
| JPS5975715A (ja) | デジタル可変遅延回路 | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPS62237531A (ja) | 時分割プログラム出力方式 | |
| JPS63252096A (ja) | 時分割スイツチ |