JPS6142853B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特に半導体集
積回路（LSI）の製造に必要とされる微細加工に
関する。

従来から、半導体装置の製造において絶縁膜パ
ターンを形成する方法として感光性樹脂（以下、
ホトレジストという）をマスクとしてパターンを
形成する方法、金属膜を用いたリフトオフ法によ
つてパターンを形成する方法等がある。

まず、絶縁膜、特にシリコン酸化膜（以下
SiO₂膜と称す）の従来のパターン形成法につい
て第１図、第２図及び第３図により検討する。

第１図はホトレジストをマスクとしてSiO₂パ
ターンを形成する方法を示す。その工程は、半導
体基板１上にSiO₂膜２を形成したのち、ホトリ
ソ技術によりホトレジストパターン３を形成する
（第１図ａ）。次にホトイジストパターン３をエツ
チングマスクとして、SiO₂膜２を弗化水素酸系
のエツチング液でエツチングオフし（第１図
ｂ）、レジスト剥離液（例えば熱硫酸）によりホ
トレジストパターン３を除去し、所望のSiO₂パ
ターン４を得る（第１図ｃ）。

さて、上記方法において、１ミクロン前後とい
うような非常に狭いパターン間隔が要求される場
合、従来のホトエツチング技術においては、大変
にウエハプロセス歩留りが低く、再現性も悪い状
態であつた、歩留りの低いまた再現性の悪い原因
として、ホトエツチングプロセスからみて次の２
つのことがあげられる。第１にパターン間隔が１
ミクロン前後のホトレジストパターンを形成しよ
うとしてもネガタイプのホトレジスト（例えば商
品名：KTFR）の場合、解像度が低く、第２図ａ
に示す如く、除去されるべきホトレジスト３が除
去できず、SiO₂膜２をエツチングオフできない
ためSiO₂パターンが形成できない。第２に、比
較的解像度のよいポジタイプのホトレジスト（例
えば、商品名：AZ1350）では、第２図ｂに示す
如くホトレジストパターン３を作ることが可能で
ある。しかし、ホトレジストパターン３をマスク
として厚さ１μｍ前後のSiO₂膜を弗化水素酸系
のエツチング液でエツチングオフする場合、ホト
レジストパターン３は上記SiO₂膜に対する密着
性が劣るためはくりされたり、はくりされなくて
も大きくサイドエツチング５が発生し、SiO₂パ
ターン４を得るための所望のエツチング巾を得る
ことができなかつた。以上のような理由から第１
図の方法は低歩留り、悪い再現性の中から選択し
た試作している状態であるとともに、超高密度
LSIの製造に必要とされる２μｍ程度の微細加工
には用いられない。

第３図は金属膜、特にAlを用いたリフトオフ
法によつてSiO₂パターンを形成する方法を示
し、その工程は、第３図ａ〜ｄに示すように、半
導体基板１上にAl膜６を蒸着し、ホトレジスト
を全面塗布してホトマスクを用い余分なホトレジ
ストを除去し、ホトレジストパターン７を形成す
る（第３図ａ）。次にホトレジストパターン７を
エツチングマスクとして、Al膜６をリン酸系の
エツチング液でエツチングオフし、レジスト剥離
液（例えばＪ―100等）によりホトレジストパタ
ーン７を除去し、Alパターン８を得る。（第３図
ｂ）。次にSiO₂膜９を上記基板上に堆積し（第３
図ｃ）、リン酸系のエツチング液でAlパターン８
を除去し、所望のSiO₂パターン１０を得る（第
３図ｄ）。

しかるに、上記のようなリフトオフ法において
は、SiO₂膜を堆積した際、Alパターン側面部に
はSiO₂膜が薄くしか蒸着されず、ピンホールが
非常に多く存在する状態であることが必要であ
る。その理由は、SiO₂膜９堆積後、SiO₂パター
ンを形成するためにAlパターン８をリン酸系の
エツチング液により除去するが、この場合、ピン
ホールを通じて、上記エツチング液がAl内に浸
透することにより、Al除去が行なわれ、また、
それと同時にAlパターン８の上のSiO₂膜も除去
されることにより、SiO₂パターン１０を形成す
るためである。

なお、SiO₂膜堆積においてAlパターンの側面
部に薄くしか堆積されないスパツタ蒸着法によつ
て堆積すれば、SiO₂パターンを形成することが
可能であるが、低温で容易にSiO₂膜を得ること
ができる気相反応蒸着法（以下、CVD法と称
す）では約8000Å以上のSiO₂膜の堆積が通常行
われる。このときAlパターンの側面部において
SiO₂膜の膜厚が厚くなり、Alパターンをリフト
オフすることができないため、SiO₂パターンを
形成することが困難である。通常第３図の方法で
は厚さ5000〜6000Å以下のSiO₂パターンの形成
しかできない現状である。

さらに上記２つの従来の方法においては、
SiO₂膜を堆積する半導体基板表面に段差がある
場合、ホトレジストを用いてSiO₂パターン形成
すると、段部においてホトレジストが段切れをお
こしマスクとしての役目をはたさないため、エツ
チングされてはいけないSiO₂膜がエツチングさ
れる。また、Alを用いてリフト法によつて微細
なSiO₂パターンを形成するに際し、SiO₂膜堆積
にスパツタ蒸着法を用いて比較的厚いSiO₂膜を
形成したとき、段部の側面にはSiO₂膜が薄くし
か堆積されない。この段部のSiO₂膜はピンホー
ルの多いSiO₂膜となり絶縁膜としての役目をは
たさないという問題があつた。

本発明の目的膜厚の厚い絶縁膜でも微細パター
ンの形成歩留りが高く、しかも工程の簡略化ので
きる微細加工の方法を提供することである。

すなわち、本発明は堆積膜をたとえばその上の
ホトレジストを用いてエツチングして堆積膜パタ
ーンを形成する方法と異なり、半導体基板上にホ
トレジスト等の有機化合物パターンを形成したの
ち、半導体基板上に絶縁膜等堆積膜を形成し、有
機化合物パターンの除去により自己整合的に堆積
膜のパターンを形成する方法を提供するものであ
る。

本発明は半導体基板上に形成されたホトレジス
ト等の有機化合物パターンをガスプラズマにて熱
処理を施した後半導体基板上全面に堆積膜を形成
するとともに有機化合物上には粗雑な堆積膜を形
成させ、有機化合物パターンを除去するという独
特の方法を用いることを特徴とするものである。
従来からホトレジストは高温の熱処理により飛び
散るため熱処理工程の前に必ず除去されるのが普
通である。しかし、本発明者はホトレジストをガ
スプラズマ雰囲気中にて熱処理を施せばホトレジ
ストの耐熱性が向上することを見い出し、たとえ
ば気相化学蒸着（CVD）法による酸化膜形成時
のおける（350〜450℃）の熱処理ではホトレジス
トが飛び散らないとともにこのときホトレジスト
上には酸化膜が堆積されにくくかつ堆積された酸
化膜はピンホールの多い粗雑なものであることを
確認した。そして、本発明者はこのような比較的
低温の熱処理を半導体基板上のホトレジストパタ
ーンに加えると、ホトレジストが硬化するととも
に黒くなつていわゆる炭化といえる現象が生じる
ことを見い出し、さらにホトレジストパターンの
変形はほとんど生じないことを確認した。

本発明は、このような技術的確認を背景に微細
なたとえば酸化膜パターン形成においてプロセス
歩留りを大巾に改善し、工程の簡略化を可能とし
たものであり、以下本発明を実施例とともに説明
する。以下有機化合物膜としてホトレジストを用
いて説明する。

第４図はホトレジストを用いて半導体基板上に
酸化膜パターンを形成する本発明の実施例の工程
を示す。

半導体基板１１上にホトリソ技術により所望の
ホトレジストパターン１２を形成する。（第４図
ａ）。本実施例では、ホトレジストの膜厚を1.5〜
2.0μｍとした。次に上記半導体基板１１をガス
プラズマ中で熱処理を施した。この工程によりホ
トレジストパターンにはガスプラズマ中で熱処理
を受けて硬化しながら黒化して耐熱性が向上し、
いわゆる炭化された状態となつた。

次に、CVD法によりSiO₂膜１３を0.8ミクロン
程度堆積すると第４図ｂの如くホトレジストパタ
ーン１２の上面及び側面にはSiO₂膜１４が数百
Åしか堆積されなかつた。この理由を考える。

CVD法によるSiO₂膜は、 SiH₄＋O₂→SiO₂＋2H₂↑ という反応で形成され、上記反応式に示すように
熱分解したシランと酸素の反応によつて得られ
る。しかし、第４図ｂのホトレジストパターン１
２上においては、供給され酸素がホトレジストパ
ターン１２に吸収されて炭化が進み、SiO₂膜が
堆積されにくいため、ホトレジストパターン１２
より以外の半導体基上より非常に薄くしか堆積さ
れないものと思われる。したがつて、ホトレジス
トパターン１２の上面及び側面は非常に薄い
SiO₂膜１４しか堆積されず、しかも、ホトレジ
ストパターン１２が炭炭化して表面が荒れている
ためその上のSiO₂膜１４にはピンホールが非常
に多い。

なお、本実施例のSiO₂膜堆積条件は、半導体
基板温度300゜〜450℃、SiH₄流量400〜900c.c.／
分、O₂流量200〜900c.c.／分、キヤリアガス（例
えばN₂）40〜70／分、デポレート300〜4000
Å／分で行なつた。また、 次に、上記SiO₂膜１４のピンホールを通じて
熱硫酸あるいはO₂プラズマ法によつてホトレジ
ストパターン１２を除去するか、機械的洗浄を行
つてホトレジストパターン１２を除去することに
よつてホトレジストパターン１２上のSiO₂膜１
４を除去し、SiO₂パターン３４を得ることがで
きる（第４図ｃ）。この工程では、１４が極めて
粗雑なSiO₂膜となり、ホトレジストパターン１
２は確実かつ容易に除法され、SiO₂膜１３が比
較的厚くても確実にSiO₂膜パターン１３′を形成
することができた。

なお、SiO₂膜パターン１３′の開孔部１５はコ
ンタクト窓として用いることもできるし、たとえ
ば不純物拡散窓として用いれば拡散領域１６を形
成することができる。

以上第４図の方法によれば、ホトレジストを用
いてSiO₂膜をリフトオフするため工程が簡略化
でき、良質のSiO₂膜を選択的に堆積できるため
リフトオフがさらに容易となる。そして、膜厚の
比較的厚いSiO₂膜でも確実に微細加工を行うこ
とができる。

次にホトレジストとAlよりなるパターンを用
いる本発明の他の実施例の方法を第５図とともに
説明する。半導体基板２１上に8000Å程度のAl
膜２２を全面蒸気した後、ホトレジストを塗布
し、所望の場所に、ホトリソ技術により約３μｍ
巾のホトレジストパターン２３を形成する（第５
図ａ）。次に、フレオンガスのプラズマ雰囲気中
で半導体基板２１に熱処理を施した。この工程で
ホトレジストパターンをプラズマ雰囲気中で熱処
理して耐熱性を向上させ、ホトレジストパターン
２３を硬化しながら炭化した。その結果は良好で
パターンの変形はほとんどみられなかつた。次に
上記ホトレジストパターン２３をマスクとして余
分なAl膜２２をリン酸系のエツチング液で除去
し、Alパターン２４を形成する（第５図ｂ）。こ
のときAl膜はサイドエツチングされ、Alパター
ン２４の巾は２μｍ以下となる。次に上記Alパ
ターン２４上にホトレジストパターン２３を残存
さしたまま、400℃前後の温度でCVD法により
7000Å程度にSiO₂２５を堆積する（第５図ｃ）。
このとき、ホトレジストパターン２３は炭化され
第４図の場合と同じく、その表面には薄くしかも
ピンホールの多い粗雑なSiO₂膜２６が形成され
る。

次に、発煙硝酸あるいはO₂プラズマ法によつ
て上記ホトレジストパターン２３を除去するか、
機械的洗浄を行つてホトレジストパターン２３を
除去することによつて第５図ｂの如くAlパター
ン２４とほぼ同一高さを有するSiO₂膜パターン
２５′を形成することができる。またこのAlパタ
ーン２４は半導体基板のコンタクトすなわちオー
ミツク電極とすることもできる。

すなわち、第５図の方法によれば、SiO₂膜パ
ターン２５′中にAl電極が埋込まれた構造を得る
ことができ、かつ表面を平坦な構造とすることが
でき、半導体進積回路の製造に極めて好都合であ
る。なお、ホトレジストパターン２３を除去した
のち、リン酸のエツチング液によつてAlパター
ン２４の表面を数百Å程度エツチングしてAlパ
ターン２４の表面状態を良くしてもよい。

第６図ａ，ｂ，ｃは第５図ｂ，ｃ，ｄでの平面
パターン写真を示す。第６図は800倍の表面顕微
鏡写真を示し、左からパターンの大きさは１辺が
10μｍ，８μｍ，６μｍ，４μｍ，２μｍの大き
さである。この図から明らかように、第６図ｃの
ごとくSiO₂膜パターン２５′、Alパターン２４を
正確に形成することができる。なお、Alパター
ン２４はホトレジストパターン２３をマスクとし
た第５図ｂは工程におけるサイドエツチのため、
レジストパターン２３より約1.0μｍずつ狭く形
成される。

次に第５図の実施例の方法をMOS―Trに用い
た場合の応用例を第７図により説明する。

ゲートSiO₂膜５２上の膜５２上の多結晶シリ
コン５１の拡散と同時にセルフアライン拡散によ
り形成したソース領域５３、ドレイン領域５４が
設けられた半導体基板２１（第７図ａ）上に8000
Å程度のAl膜５５を蒸着し、ついでコンタクト
ホール形成用マスクを用いてホトレジストパター
ン５６，５７，５８を形成する（第７図ｂ）。次
にフレオンガスのプラズマ雰囲気中でホトレジス
トパターン５６，５７，５８に熱処理を施した
後、ホトレジストパターン５６，５７．５８をエ
ツチングマスクとしてAl膜５５をリン酸系のエ
ツチング液エツチングオフし、Alパターン５
９，６０，６１を形成する（第７図ｃ）。次に半
導体基板２１に400℃前後の温度でCVD法により
7000Å程度のSiO₂膜６２を堆積する（第７図
ｄ）。次に発煙硝酸あるいはO₂プラズマ法によつ
て上記ホトレジストパターン５６，５７，５８を
除去するか、機械的洗浄を行つてホトレジストパ
ターン５６，５７，５８を除去し、リン酸系のエ
ツチング液によつてAlパターン５９，６０，６
１の表面を数百Å程度エツチングして第７図ｅに
示すように、SiO₂パターン６３とAlパターン５
９，６０，６１の表面がほぼ同一平面を有する構
造を得る。最後に上記Alパターン５９，６０，
６１を残したまま第２のAlパターン６４，６
５，６６を形成して電極配線をほどこす（第７図
ｆ）。この場合、第２のAlパターン６４，６５，
６６は上記SiO₂パターン６３に対して平坦配線
となる。

以上、第７図の方法によれば、SiO₂膜６２を
堆積すると同時にSiO₂膜６２のパターンが形成
されるとともに、ソース、ドレイン、ゲート領域
とコンタクトするAlパターンが形成されてお
り、コンタクトホールをSiO₂膜に形成する必要
がない。したがつて、従来のごとくマスク合せズ
レによるコンタクトホールのズレ、あるいはサイ
ドエツチングによるコンタクトホールの拡がりの
ために起きる多結晶シリコンゲートと拡散領域と
の短絡は発生しない。またAlパターンがSiO₂膜
６２中に埋込まれており、表面が平坦となりその
上に形成される電極配線の断線が生じない。ま
た、第７図ぬよれば、Alパターンを形成後
CVDSiO₂膜６２を堆積するため、このときの熱
処理でAlパターンがシンターされ、従来のごと
く別のAlシンター工程が不要となる。さらに、
シンター時にすでにAlパターンが形成されてお
り、AlがSiに混入する割合が少ない。従来のごと
く、Al配線パターン形成後のシンターでは、Al
の量が多いため、AlがSiに食い込みやすく、Al
の拡散領域のつき抜けが生じやすいが、本発明を
用いればAlコンタクトパターンによるシンター
であるため、Alのつき抜けは極めて起りにく
く、高密度LSIに好都合である。

なお、以上の実施例では、シランを用いた熱分
解法すなわちCVD法により堆積するSiO₂膜につ
いてのみ説明したが、450℃程度以下の温度にお
いてホトレジストパターンをくずすことなく堆積
膜の形成〔例えば気相物理蒸着（PVD）法によ
る堆積膜の形成〕に本発明は適用するこができ
る。また、有機化合物膜としてホトレジストの場
合について説明したが、450℃程度の熱処理を施
してもパターンのくずれが生じることなく、炭化
されるポリイミド等の機化合物膜を用いることも
できる。

以上のように、本発明は高密度半導体集積回路
における気相化学蒸着法による堆積被膜の微細加
工プロセスの歩留り向上、工程の簡略化に大きく
寄与するもので、半導体装置の製造に格別の意義
をもたらすものである。

【図面の簡単な説明】

第１図ａ〜ｃは従来のホトレジストをマスクと
してSiO₂パターンを形成する方法の工程図、第
２図ａは第１図の方法によるネガタイプホトレジ
ストパターンの不完全なパターン形成図、第２図
ｂは同ポジタイプホトレジストを用いたSiO₂膜
のエツチング状態図、第３図ａ〜ｄは従来のAl
膜を用いたリフトオフ法によつてパターンを形成
する方法の工程図、第４図ａ〜ｃは本発明の一実
施例にかかるSiO₂膜パターンの形成工程図、第
５図ａ〜ｄは本発明の他の実施例にかかるSiO₂
膜パターンの形成工程図、第６図ａ，ｂ，ｃは第
５図ｂ，ｃ，ｄにおける半導体装置の平面の顕微
鏡写真、第７図ａ〜ｆは本発明の第５図の方法を
用いたMOSトランジスタの製造工程図である。 １１……半導体基板、１２，２３，５６，５
７，５８……ホトレジストパターン、１３，２
５，６２……CVDSiO₂膜、１４，２６……粗雑
なSiO₂膜、１３′，２５′……SiO₂膜パターン、
２２，５９，６０，６１……Al膜、２４……Al
膜パターン。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一主面上に少くとも表面が有機
   化合膜で形成された所定のパターンを形成する工
   程と、前記有機化合物膜パターンが形成された前
   記半導体基板にガスプラズマ雰囲気中で熱処理を
   施し、前記有機化合物膜パターンの耐熱性を向上
   させる工程と、前記所定のパターンならびに半導
   体基板に気相化学蒸着法による堆積被膜を形成す
   る工程と、少くとも前記有機化合物膜パターンお
   よびこの上の堆積被膜を除去して、前記堆積被膜
   のパターンを形成する工程とを備えたことを特徴
   とする半導体装置の製造方法。 ２ 堆積被膜の形成が気相化学蒸着法による酸化
   膜の形成よりなることを特徴とする特許請求の範
   囲第１項に記載の半導体装置の製造方法。 ３ 所定のパターンが、導体膜と有機膜と有機化
   合物膜の積層膜よりなることを特徴とする特許請
   求の範囲第１項に記載の半導体装置の製造方法。 ４ 導体膜が半導体基板に形成された領域と接し
   た電極であることを特徴とする特許請求の範囲第
   ３項に記載の半導体装置の製造方法。 ５ 有機化合物膜が感光性樹脂よりなることを特
   徴とする特許請求の範囲第１項に記載の半導体装
   置の製造方法。