JPS6142437B2 - - Google Patents
Info
- Publication number
- JPS6142437B2 JPS6142437B2 JP55086798A JP8679880A JPS6142437B2 JP S6142437 B2 JPS6142437 B2 JP S6142437B2 JP 55086798 A JP55086798 A JP 55086798A JP 8679880 A JP8679880 A JP 8679880A JP S6142437 B2 JPS6142437 B2 JP S6142437B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- electrode
- semiconductor crystal
- layer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000013078 crystal Substances 0.000 claims description 40
- 238000005253 cladding Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000008710 crystal-8 Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
- H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体結晶から成る活性層（発光
部）をこの活性層よりも禁制帯幅の大きい半導体
結晶中に埋め込んだ構造（Buried Hetero構造）
を有する埋め込み型半導体レーザに関する。 従来の埋め込み型半導体レーザとしては、第１
図に示すようなものがあり、活性層ａをこの活性
層ａよりも禁制帯幅の大きい半導体結晶中に埋め
込んで成るウエーハｂが形成されていて、このウ
エーハｂの上部と下部とにそれぞれ電極ｃ，ｄを
設け、電流を図中の上下方向に流すことが行なわ
れている。 しかしながら、このような電極構造を有する従
来の埋め込み型半導体レーザでは、１枚のウエー
ハｂ内に多数の半導体レーザをモノリシツクに集
積するような光集積回路を構成しようとする際
に、ウエーハｂの下部（基板側）の電極を共通電
極とせざるを得ないため、素子と半導体レーザと
の電子回路としての接続の自由度が制限されてし
まい、多数の機能素子を集積化した光集積回路の
実現が困難になるという問題点がある。 そこで、第２〜１１図に示すような埋め込み型
半導体レーザも考えられる。 すなわち、この半導体レーザは第８図に示すご
とくＰタイプ（以下「Ｐ形」という。）の活性層
（発光層）３をこれよりも禁制帯幅の大きい半導
体結晶中に埋め込んで成るウエーハＷをそなえ、
このウエーハＷの表面側に、第１の電極としての
Ｎタイプ（以下「Ｎ形」という。）の電極１４
と、第２の電極としてのＰ形電極１２とが設けら
れたものであるが、その構造等を理解するため
に、その製造方法について以下に詳述する。 まず、第２図に示すごとく、Ｐ形あるいは半絶
縁性半導体（形）基板１の上に、Ｎ形クラツド
層２，Ｐ形発光層３，Ｎ形クラツド層４，Ｎ形キ
ヤツプ層５を成長させたウエーハＷに、絶縁膜６
でストライプ（帯状）加工を施す。 次に、この絶縁膜６をマスクとして、第３図に
示すように、Ｎ形クラツド層２のところまでメサ
状にエツチングする。このメサ加工されたウエー
ハＷに、第４図に示すように、P+あるいはＰ形
埋め込み層７，Ｐ形埋め込み層８，半絶縁性埋め
込み層９，半絶縁性キヤツプ層１０を成長させ
る。 そして絶縁膜６を取り去つた後、第５図に示す
ごとく絶縁膜１１をかぶせ、第３図に示したメサ
部分と離れたところに、メサと平行に絶縁膜１１
を取り除き、Ｐ形の不純物拡散を符号で示すよ
うにＰ形埋め込み層８あるいは７のところまで行
なつた後、Ｐ形電極１２を形成する。 この上に第６図に示すごとく、絶縁膜１３をか
ぶせた後、メサ部分の上の絶縁膜１１，Ｐ形電極
１２および絶縁膜１３をエツチングにより取り除
く。 そしてこの上にＮ形電極１４を形成し、第７図
に示す構造を得る。 最後に絶縁膜１１，１３のエツチングを行なう
ことにより、絶縁膜１３の上のＮ形電極１４，絶
縁膜１１の上のＰ形電極１２が取り除かれ、第８
図に示すように、Ｐ形電極１２，Ｎ形電極１４が
ウエーハＷの表面に残された構造を得る。 これにより、Ｐ形発光層３に対向するウエーハ
Ｗの表面部分に、Ｎ形電極１４が設けられるとと
もに、このＮ形電極とＰ形発光層３との間には、
Ｐ形発光層３と異なるタイプ即ちＮ形の第１の半
導体結晶４，５が介在せしめられていることにな
り、更にＰ形発光層３の側方に隣接した第２の半
導体結晶８（この第２の半導体結晶８はＰ形発光
層３と同じタイプ即ちＰ形の半導体結晶から成
る。）に対向するウエーハＷの他の表面部分にＮ
形電極１４と極性の異なるＰ形電極１２が設けら
れていることになる。 第８図に示すごとく発光層３は、それより禁制
帯幅の大きい半導体結晶層２，４，７，８，９で
埋め込まれており、したがつて電流はＰ形電極１
２よりの領域を通して半導体結晶層８→３→４
→５→１４へ流れる。 このとき埋め込み層９が半絶縁性のため、の
領域より半導体結晶層９→４→５→１４という方
向へは、殆んど電流が流れず、電流は有効に発光
層３に注入される構造となつている。 このように、電流をウエーハＷの横方向に流す
ようにして、正負の両電極１２，１４のウエーハ
Ｗの表面側に設けることができるので、同一ウエ
ーハＷ内に集積化された素子間での電気的独立性
を高めることができるとともに、他の機能素子と
の接続の自由度を高めることができ、集積化を容
易に実現できる。 なお、第９図に示すごとく、Ｐ形電極１２より
半絶縁性埋め込み層９を通して電流が流れないよ
うにこの埋め込み層９をストライプ状にＰ形埋め
込み層８までエツチングして、この埋め込み層８
の上にＰ形電極１２を形成してもよく、また第１
０図に示すごとく、Ｐ形電極１２とＮ形電極１４
の間を埋め込み層８の所までエツチングして取り
除いてもよい。 ところで、この埋め込み型半導体レーザは、そ
の両電極１２，１４をウエーハＷの表面に取り出
した構造のレーザであつて、その半導体材料の種
類に依らない。ここで、各種の半導体へテロ接合
レーザを用いた場合、第２〜１０図中の各符号で
示される部分にどのような半導体結晶を用いるこ
とができるかという一例を表１に示す。 さらに、半導体結晶のＰ形，Ｎ形を逆にしても
同様の構造が得られる。第１１図はその例を示し
たもので、Ｎ形あるいは半絶縁性基板１５の上に
Ｐ形クラツド層１６，Ｎ形発光層１７，Ｐ形クラ
ツド層１８，P+キヤツプ層１９を成長させ、メ
サ状にエツチングした後、N+あるいはＮ形層２
０，Ｎ形層２１，半絶縁性層２２，半絶縁性キヤ
ツプ層２３で埋め込み成長を行ない、半導体結晶
層２２，２３をストライプ状にエツチングして取
り除いた上にＮ形電極２４，メサ部の上にＰ形電
極２５をそれぞれ形成させることにより得られ
る。 ここで、第２〜１０図に示す例の場合と同様
に、各種の半導体へテロ接合レーザを用いた場合
の第１１図の各符号で示される部分にどのような
半導体結晶を用いることができるかという一例を
表２に示す。
部）をこの活性層よりも禁制帯幅の大きい半導体
結晶中に埋め込んだ構造（Buried Hetero構造）
を有する埋め込み型半導体レーザに関する。 従来の埋め込み型半導体レーザとしては、第１
図に示すようなものがあり、活性層ａをこの活性
層ａよりも禁制帯幅の大きい半導体結晶中に埋め
込んで成るウエーハｂが形成されていて、このウ
エーハｂの上部と下部とにそれぞれ電極ｃ，ｄを
設け、電流を図中の上下方向に流すことが行なわ
れている。 しかしながら、このような電極構造を有する従
来の埋め込み型半導体レーザでは、１枚のウエー
ハｂ内に多数の半導体レーザをモノリシツクに集
積するような光集積回路を構成しようとする際
に、ウエーハｂの下部（基板側）の電極を共通電
極とせざるを得ないため、素子と半導体レーザと
の電子回路としての接続の自由度が制限されてし
まい、多数の機能素子を集積化した光集積回路の
実現が困難になるという問題点がある。 そこで、第２〜１１図に示すような埋め込み型
半導体レーザも考えられる。 すなわち、この半導体レーザは第８図に示すご
とくＰタイプ（以下「Ｐ形」という。）の活性層
（発光層）３をこれよりも禁制帯幅の大きい半導
体結晶中に埋め込んで成るウエーハＷをそなえ、
このウエーハＷの表面側に、第１の電極としての
Ｎタイプ（以下「Ｎ形」という。）の電極１４
と、第２の電極としてのＰ形電極１２とが設けら
れたものであるが、その構造等を理解するため
に、その製造方法について以下に詳述する。 まず、第２図に示すごとく、Ｐ形あるいは半絶
縁性半導体（形）基板１の上に、Ｎ形クラツド
層２，Ｐ形発光層３，Ｎ形クラツド層４，Ｎ形キ
ヤツプ層５を成長させたウエーハＷに、絶縁膜６
でストライプ（帯状）加工を施す。 次に、この絶縁膜６をマスクとして、第３図に
示すように、Ｎ形クラツド層２のところまでメサ
状にエツチングする。このメサ加工されたウエー
ハＷに、第４図に示すように、P+あるいはＰ形
埋め込み層７，Ｐ形埋め込み層８，半絶縁性埋め
込み層９，半絶縁性キヤツプ層１０を成長させ
る。 そして絶縁膜６を取り去つた後、第５図に示す
ごとく絶縁膜１１をかぶせ、第３図に示したメサ
部分と離れたところに、メサと平行に絶縁膜１１
を取り除き、Ｐ形の不純物拡散を符号で示すよ
うにＰ形埋め込み層８あるいは７のところまで行
なつた後、Ｐ形電極１２を形成する。 この上に第６図に示すごとく、絶縁膜１３をか
ぶせた後、メサ部分の上の絶縁膜１１，Ｐ形電極
１２および絶縁膜１３をエツチングにより取り除
く。 そしてこの上にＮ形電極１４を形成し、第７図
に示す構造を得る。 最後に絶縁膜１１，１３のエツチングを行なう
ことにより、絶縁膜１３の上のＮ形電極１４，絶
縁膜１１の上のＰ形電極１２が取り除かれ、第８
図に示すように、Ｐ形電極１２，Ｎ形電極１４が
ウエーハＷの表面に残された構造を得る。 これにより、Ｐ形発光層３に対向するウエーハ
Ｗの表面部分に、Ｎ形電極１４が設けられるとと
もに、このＮ形電極とＰ形発光層３との間には、
Ｐ形発光層３と異なるタイプ即ちＮ形の第１の半
導体結晶４，５が介在せしめられていることにな
り、更にＰ形発光層３の側方に隣接した第２の半
導体結晶８（この第２の半導体結晶８はＰ形発光
層３と同じタイプ即ちＰ形の半導体結晶から成
る。）に対向するウエーハＷの他の表面部分にＮ
形電極１４と極性の異なるＰ形電極１２が設けら
れていることになる。 第８図に示すごとく発光層３は、それより禁制
帯幅の大きい半導体結晶層２，４，７，８，９で
埋め込まれており、したがつて電流はＰ形電極１
２よりの領域を通して半導体結晶層８→３→４
→５→１４へ流れる。 このとき埋め込み層９が半絶縁性のため、の
領域より半導体結晶層９→４→５→１４という方
向へは、殆んど電流が流れず、電流は有効に発光
層３に注入される構造となつている。 このように、電流をウエーハＷの横方向に流す
ようにして、正負の両電極１２，１４のウエーハ
Ｗの表面側に設けることができるので、同一ウエ
ーハＷ内に集積化された素子間での電気的独立性
を高めることができるとともに、他の機能素子と
の接続の自由度を高めることができ、集積化を容
易に実現できる。 なお、第９図に示すごとく、Ｐ形電極１２より
半絶縁性埋め込み層９を通して電流が流れないよ
うにこの埋め込み層９をストライプ状にＰ形埋め
込み層８までエツチングして、この埋め込み層８
の上にＰ形電極１２を形成してもよく、また第１
０図に示すごとく、Ｐ形電極１２とＮ形電極１４
の間を埋め込み層８の所までエツチングして取り
除いてもよい。 ところで、この埋め込み型半導体レーザは、そ
の両電極１２，１４をウエーハＷの表面に取り出
した構造のレーザであつて、その半導体材料の種
類に依らない。ここで、各種の半導体へテロ接合
レーザを用いた場合、第２〜１０図中の各符号で
示される部分にどのような半導体結晶を用いるこ
とができるかという一例を表１に示す。 さらに、半導体結晶のＰ形，Ｎ形を逆にしても
同様の構造が得られる。第１１図はその例を示し
たもので、Ｎ形あるいは半絶縁性基板１５の上に
Ｐ形クラツド層１６，Ｎ形発光層１７，Ｐ形クラ
ツド層１８，P+キヤツプ層１９を成長させ、メ
サ状にエツチングした後、N+あるいはＮ形層２
０，Ｎ形層２１，半絶縁性層２２，半絶縁性キヤ
ツプ層２３で埋め込み成長を行ない、半導体結晶
層２２，２３をストライプ状にエツチングして取
り除いた上にＮ形電極２４，メサ部の上にＰ形電
極２５をそれぞれ形成させることにより得られ
る。 ここで、第２〜１０図に示す例の場合と同様
に、各種の半導体へテロ接合レーザを用いた場合
の第１１図の各符号で示される部分にどのような
半導体結晶を用いることができるかという一例を
表２に示す。
【表】
【表】
【表】
また、第１２〜２３図に示すような埋め込み型
半導体レーザも考えられる。 なお、第１５図は第１４図と同じ製造工程段階
の状態を模式的に斜視状態で示す説明図、第１７
図は第１６図と同じ製造工程段階の状態を模式的
に斜視状態で示す説明図、第１９図は第１８図と
同じ製造工程段階の状態を模式的に斜視状態で示
す説明図、第２２図は第２１図と同じ製造工程段
階の状態を模式的に斜視状態で示す説明図であ
る。 この例は、集積二重導波路構造レーザに適用し
たもので、その構造および製造方法は次のとおり
である。 まず第１２図に示すごとく、Ｐ形あるいは半絶
縁性基板２６の上に、Ｎ形クラツド層２７，ｉあ
るいはＮ形出力導波路層２８，Ｎ形中間層２９，
Ｐ形活性導波路層３０（発光部），Ｎ形クラツド
層３１およびＮ形キヤツプ層３２を成長させた構
造とし、これに絶縁膜３３でストライプ加工を施
し、メサ状にクラツド層２７の中間までエツチン
グしてから、P+あるいはＰ形埋め込み層３４，
Ｐ形埋め込み層３５，半絶縁性層３６および半絶
縁性キヤツプ層３７で埋め込み成長を行ない、第
１３図に示すようなウエーハW′を得る。 ついで、絶縁膜３３を除いた後、絶縁膜３８を
第１４，１５図のようにストライプ加工し、Ｐ形
不純物拡散を行ない、Ｐ形電極３９を形成する。 そして前述の例とほぼ同様の方法により、第１
６，１７図に示すように、Ｐ形電極３９とＮ形電
極４０とが表面にあるストライプ構造のウエーハ
W′が得られる。このウエーハW′に絶縁膜４１，
ホトレジスト４２をかぶせ、前のメサ状ストライ
プとは直角の方向にホトレジスト４２および絶縁
膜４１を取り除き、更にエツチングにより半導体
結晶層３２，３１，３０を取り除き、中間層２９
の表面を出す（第１８，１９図参照）。 その後、第２０図に示すように、ホトレジスト
４３をかぶせ、このホトレジスト４３に光干渉法
でグレーテイング（格子）をきり、続いてエツチ
ングで半導体結晶層２９，３５との表面にグレー
テイングをきる。 この時のエツチングは絶縁膜４１は侵されず。
グレーテイング４８は半導体結晶層２９，３５と
の表面にのみできる。 そして絶縁膜４４を全面にかぶせ、第２１，２
２図のような構造を得る。こうして集積二重導波
路構造の分布ブラツグ反射形レーザ（DBR―ITG
レーザ）Ｌができる。 その後は電極部分の絶縁膜４１，４４をエツチ
ングで取り除き、導電線を接続すればレーザとし
て動作する。 こうしたDBR―ITGレーザを用いた光集積回路
の構成例として、第２３図に示すように、DBR
―ITGレーザＬ，レーザ駆動用FET４５，光検
出器（モニター）４６，光増幅器４７を集積化し
た回路が考えられる。 なお、符号は、前述の例と同様Ｐ形の不純物
拡散領域を示しており、第２３図中、符号Ｓ，Ｄ
およびＧはそれぞれFET４５のソース部、ドレ
イン部およびゲート部を示していて、符号４９は
金属から成るTMモードストリツパを示してい
る。 しかしながら、このような埋め込み型半導体レ
ーザでは、電極をウエハーの表面側から取り出し
て電流を流すように構成されているので、光集積
回路化を容易に実現できるものの、電極間の入力
抵抗が小さく、大きな動作電流を必要とするとい
う問題点がある。 本発明は、このような問題点を解決しようとす
るもので、正負両電極をウエーハ表面側に形成し
て、光集積回路化を容易に実現できるようにする
とともに、、電極間の入力抵抗を大きくして、小
さな動作電流で駆動できるようにした、埋め込み
型半導体レーザご提供することを目的とする。 このため、本発明の埋め込み型半導体レーザ
は、半導体結晶から成る帯状活性層を同活性層よ
りも禁制帯幅の大きい半導体結晶中に埋め込んで
成るウエーハをそなえ、上記活性層に対向する上
記ウエハーの帯状表面部分に複数の電極から成る
第１の電極列が設けられるとともに、この第１の
電極列と上記活性層との第１の半導体結晶が介在
せしめられ、上記活性層の側方に隣接した第２の
半導体結晶に対向する上記ウエーハの他の帯状表
面部分に上記第１の電極列と極性の異なつた複数
の電極から成る第２の電極列が設けられ、上記活
性層を形成する半導体結晶がＰタイプまたはＮタ
イプから成り、上記第１の半導体結晶が上記活性
層と異なるタイプのＮタイプまたはＰタイプから
成り、上記第２の半導体結晶が上記活性層と同じ
タイプのＰタイプまたはＮタイプから成り、終端
電極間の入力抵抗を高めるべく、上記の第１の電
極列と第２の電極列とを構成する各電極が交互に
接続されたことを特徴としている。 以下、図面により本発明の一実施例としての埋
め込み型半導体レーザについて説明すると、第２
４図はその構造を模式的に示す斜視図、第２５図
はその構造を模式的に示す平面図であり、各図
中、第２〜１１図と同じ符号はほぼ同様の部分を
示している。 この実施例は、第２４，２５図に示すごとく、
前述の第２〜１１図に示す例における第１の電極
としてのＮ形電極を、複数の電極１４ａ〜１４ｇ
から成る第１の電極列としてのＮ形電極列NE1と
し、第２の電極としてのＰ形電極を複数の電極１
２ａ〜１２ｇから成る第２の電極列としてのＰ形
電極列PE2として、各電極を、第２５図に示すご
とく、交互に導線で接続したもので、Ｎ形および
Ｐ形電極列NE1，PE2はウエーハＷの異なる帯状
表面部分に設けられている。 すなわち、第２４図に示すごとく、Ｐ形不純物
拡散１，２，…およびＰ形電極１２ａ，１２
ｂ，…の形成を、前述の第２〜１１図に示す例の
ごとくストライプ状（帯状）ではなく、跳び石状
にＮ形電極１４ａ〜１４ｆと共に形成し、その後
は第２５図に示すように、導線でＰ形およびＮ形
電極を交互に接続すれば、終端電極１２ａ，１４
ｇ間の入力抵抗数オームのレーザダイオードを多
数直列接続したことと等価になるのであり、これ
により終端電極１４ａ，１２ｇ間の入力抵抗を従
来のものに比べ大きくすることができ、しかもこ
のように分割されたレーザダイオードを動作させ
るだけの動作電流で済むのである。 なお、この実施例のごとく、複数の電極から成
る電極列で構成した場合でも、発光層３やこの囲
りの半導体結晶層は帯状で前述の第２〜１１図に
示す例の場合と同じである。 このように、この実施例によれば、レーザの電
極を共振器の方向に分割して交互にＰ形，Ｎ形，
Ｐ形，Ｎ形，…という電極１２ｇ，１４ｇ，１２
ｆ，１４ｆ，…，１２ａ，１４ａを形成する（直
列接続）ことにより、これまで数オーム程度の入
力抵抗しか無かつた半導体レーザの終端電極１４
ａ，１２ｇ間の入力抵抗を増加させることがで
き、これにより高入力抵抗，微小注入電流動作の
半導体レーザが製作可能となつて、トランジスタ
やFETでの駆動が容易に行なえるのである。 なお、この電極分割型の実施例において半導体
結晶のＰ形，Ｎ形を逆にしても同様の構造が得ら
れる。 すなわち、第１１図に示す例におけるＮ形電極
およびＰ形電極をそれぞれ複数の電極から成る電
極列として構成し、各電極を交互に接続してゆけ
ばよいのである。 以上詳述したように、本発明の埋め込み型半導
体レーザによれば、電極をウエーハの表面側から
取り出して電流を流すように構成されているの
で、光集積回路化を容易に実現できる利点が得ら
れるほか、ウエーハ表面側に設けられる両電極が
それぞれ複数の電極から成る電極列として構成さ
れ、これらの電極列を構成する各電極が交互に接
続されているので、終端電極間の入力抵抗を高め
ることができ、これにより微小電流で動作させる
ことができる。
半導体レーザも考えられる。 なお、第１５図は第１４図と同じ製造工程段階
の状態を模式的に斜視状態で示す説明図、第１７
図は第１６図と同じ製造工程段階の状態を模式的
に斜視状態で示す説明図、第１９図は第１８図と
同じ製造工程段階の状態を模式的に斜視状態で示
す説明図、第２２図は第２１図と同じ製造工程段
階の状態を模式的に斜視状態で示す説明図であ
る。 この例は、集積二重導波路構造レーザに適用し
たもので、その構造および製造方法は次のとおり
である。 まず第１２図に示すごとく、Ｐ形あるいは半絶
縁性基板２６の上に、Ｎ形クラツド層２７，ｉあ
るいはＮ形出力導波路層２８，Ｎ形中間層２９，
Ｐ形活性導波路層３０（発光部），Ｎ形クラツド
層３１およびＮ形キヤツプ層３２を成長させた構
造とし、これに絶縁膜３３でストライプ加工を施
し、メサ状にクラツド層２７の中間までエツチン
グしてから、P+あるいはＰ形埋め込み層３４，
Ｐ形埋め込み層３５，半絶縁性層３６および半絶
縁性キヤツプ層３７で埋め込み成長を行ない、第
１３図に示すようなウエーハW′を得る。 ついで、絶縁膜３３を除いた後、絶縁膜３８を
第１４，１５図のようにストライプ加工し、Ｐ形
不純物拡散を行ない、Ｐ形電極３９を形成する。 そして前述の例とほぼ同様の方法により、第１
６，１７図に示すように、Ｐ形電極３９とＮ形電
極４０とが表面にあるストライプ構造のウエーハ
W′が得られる。このウエーハW′に絶縁膜４１，
ホトレジスト４２をかぶせ、前のメサ状ストライ
プとは直角の方向にホトレジスト４２および絶縁
膜４１を取り除き、更にエツチングにより半導体
結晶層３２，３１，３０を取り除き、中間層２９
の表面を出す（第１８，１９図参照）。 その後、第２０図に示すように、ホトレジスト
４３をかぶせ、このホトレジスト４３に光干渉法
でグレーテイング（格子）をきり、続いてエツチ
ングで半導体結晶層２９，３５との表面にグレー
テイングをきる。 この時のエツチングは絶縁膜４１は侵されず。
グレーテイング４８は半導体結晶層２９，３５と
の表面にのみできる。 そして絶縁膜４４を全面にかぶせ、第２１，２
２図のような構造を得る。こうして集積二重導波
路構造の分布ブラツグ反射形レーザ（DBR―ITG
レーザ）Ｌができる。 その後は電極部分の絶縁膜４１，４４をエツチ
ングで取り除き、導電線を接続すればレーザとし
て動作する。 こうしたDBR―ITGレーザを用いた光集積回路
の構成例として、第２３図に示すように、DBR
―ITGレーザＬ，レーザ駆動用FET４５，光検
出器（モニター）４６，光増幅器４７を集積化し
た回路が考えられる。 なお、符号は、前述の例と同様Ｐ形の不純物
拡散領域を示しており、第２３図中、符号Ｓ，Ｄ
およびＧはそれぞれFET４５のソース部、ドレ
イン部およびゲート部を示していて、符号４９は
金属から成るTMモードストリツパを示してい
る。 しかしながら、このような埋め込み型半導体レ
ーザでは、電極をウエハーの表面側から取り出し
て電流を流すように構成されているので、光集積
回路化を容易に実現できるものの、電極間の入力
抵抗が小さく、大きな動作電流を必要とするとい
う問題点がある。 本発明は、このような問題点を解決しようとす
るもので、正負両電極をウエーハ表面側に形成し
て、光集積回路化を容易に実現できるようにする
とともに、、電極間の入力抵抗を大きくして、小
さな動作電流で駆動できるようにした、埋め込み
型半導体レーザご提供することを目的とする。 このため、本発明の埋め込み型半導体レーザ
は、半導体結晶から成る帯状活性層を同活性層よ
りも禁制帯幅の大きい半導体結晶中に埋め込んで
成るウエーハをそなえ、上記活性層に対向する上
記ウエハーの帯状表面部分に複数の電極から成る
第１の電極列が設けられるとともに、この第１の
電極列と上記活性層との第１の半導体結晶が介在
せしめられ、上記活性層の側方に隣接した第２の
半導体結晶に対向する上記ウエーハの他の帯状表
面部分に上記第１の電極列と極性の異なつた複数
の電極から成る第２の電極列が設けられ、上記活
性層を形成する半導体結晶がＰタイプまたはＮタ
イプから成り、上記第１の半導体結晶が上記活性
層と異なるタイプのＮタイプまたはＰタイプから
成り、上記第２の半導体結晶が上記活性層と同じ
タイプのＰタイプまたはＮタイプから成り、終端
電極間の入力抵抗を高めるべく、上記の第１の電
極列と第２の電極列とを構成する各電極が交互に
接続されたことを特徴としている。 以下、図面により本発明の一実施例としての埋
め込み型半導体レーザについて説明すると、第２
４図はその構造を模式的に示す斜視図、第２５図
はその構造を模式的に示す平面図であり、各図
中、第２〜１１図と同じ符号はほぼ同様の部分を
示している。 この実施例は、第２４，２５図に示すごとく、
前述の第２〜１１図に示す例における第１の電極
としてのＮ形電極を、複数の電極１４ａ〜１４ｇ
から成る第１の電極列としてのＮ形電極列NE1と
し、第２の電極としてのＰ形電極を複数の電極１
２ａ〜１２ｇから成る第２の電極列としてのＰ形
電極列PE2として、各電極を、第２５図に示すご
とく、交互に導線で接続したもので、Ｎ形および
Ｐ形電極列NE1，PE2はウエーハＷの異なる帯状
表面部分に設けられている。 すなわち、第２４図に示すごとく、Ｐ形不純物
拡散１，２，…およびＰ形電極１２ａ，１２
ｂ，…の形成を、前述の第２〜１１図に示す例の
ごとくストライプ状（帯状）ではなく、跳び石状
にＮ形電極１４ａ〜１４ｆと共に形成し、その後
は第２５図に示すように、導線でＰ形およびＮ形
電極を交互に接続すれば、終端電極１２ａ，１４
ｇ間の入力抵抗数オームのレーザダイオードを多
数直列接続したことと等価になるのであり、これ
により終端電極１４ａ，１２ｇ間の入力抵抗を従
来のものに比べ大きくすることができ、しかもこ
のように分割されたレーザダイオードを動作させ
るだけの動作電流で済むのである。 なお、この実施例のごとく、複数の電極から成
る電極列で構成した場合でも、発光層３やこの囲
りの半導体結晶層は帯状で前述の第２〜１１図に
示す例の場合と同じである。 このように、この実施例によれば、レーザの電
極を共振器の方向に分割して交互にＰ形，Ｎ形，
Ｐ形，Ｎ形，…という電極１２ｇ，１４ｇ，１２
ｆ，１４ｆ，…，１２ａ，１４ａを形成する（直
列接続）ことにより、これまで数オーム程度の入
力抵抗しか無かつた半導体レーザの終端電極１４
ａ，１２ｇ間の入力抵抗を増加させることがで
き、これにより高入力抵抗，微小注入電流動作の
半導体レーザが製作可能となつて、トランジスタ
やFETでの駆動が容易に行なえるのである。 なお、この電極分割型の実施例において半導体
結晶のＰ形，Ｎ形を逆にしても同様の構造が得ら
れる。 すなわち、第１１図に示す例におけるＮ形電極
およびＰ形電極をそれぞれ複数の電極から成る電
極列として構成し、各電極を交互に接続してゆけ
ばよいのである。 以上詳述したように、本発明の埋め込み型半導
体レーザによれば、電極をウエーハの表面側から
取り出して電流を流すように構成されているの
で、光集積回路化を容易に実現できる利点が得ら
れるほか、ウエーハ表面側に設けられる両電極が
それぞれ複数の電極から成る電極列として構成さ
れ、これらの電極列を構成する各電極が交互に接
続されているので、終端電極間の入力抵抗を高め
ることができ、これにより微小電流で動作させる
ことができる。
第１図は従来の埋め込み型半導体レーザの構造
を模式的に示す説明図であり、第２〜１１図は本
発明の基礎となつた埋め込み型半導体レーザの例
を示すもので、第２〜８図はいずれもその各製造
工程段階ごとの状態を模式的に示す説明図、第９
〜１１図はいずれもその変形例を模式的に示す説
明図であり、第１２〜２３図は本発明の基礎とな
つた埋め込み型半導体レーザの他の例を示すもの
で、第１２〜２２図はいずれもその各製造工程段
階ごとの状態を模式的に示す説明図、第２３図は
その集積化した例を模式的に示す説明図であり、
第２４，２５図は本発明の一実施例としての埋め
込み型半導体レーザを示すもので、第２４図はそ
の構造を模式的に示す斜視図、第２５図はその構
造を模式的に示す平面図である。 １……Ｐ形あるいは半絶縁性半導体（形）基
板、２……Ｎ形クラツド層、３……活性層として
のＰ形発光層、４……第１の半導体結晶としての
Ｎ形クラツド層、５……Ｎ形キヤツプ層、６……
絶縁膜、７……P+あるいはＰ形埋め込み層、８
……第２の半導体結晶としてのＰ形埋め込み層、
９……半絶縁性埋め込み層、１０……半絶縁性キ
ヤツプ層、１１，１３……絶縁膜、１２……第２
の電極としてのＰ形電極、１２ａ〜１２ｇ……第
２の電極列PE2を構成する電極、１４……第１の
電極としてのＮ形電極、１４ａ〜１４ｇ……第１
の電極列NE1を構成する電極、１５……Ｎ形ある
いは半絶縁性基板、１６……Ｐ形クラツド層、１
７……活性層としてのＮ形発光層、１８……第１
の半導体結晶としてのＰ形クラツド層、１９……
P+キヤツプ層、２０……N+あるいはＮ形層、２
１……第２の半導体結晶としてのＮ形層、２２…
…半絶縁性層、２３……半絶縁性キヤツプ層、２
４……第２の電極としてのＮ形電極、２５……第
１の電極としてのＰ形電極、２６……Ｐ形あるい
は半絶縁性基板、２７……Ｎ形クラツド層、２８
……あるいはＮ形出力導波路層、２９……Ｎ形中
間層、３０……活性層としてのＰ形活性導波路
層、３１……第１の半導体結晶としてのＮ形クラ
ツド層、３２……Ｎ形キヤツプ層、３３……絶縁
膜、２４……P+あるいはＰ形埋め込み層、３５
……第２の半導体結晶としてのＰ形埋め込み層、
３６……半絶縁性層、３７……半絶縁性キヤツプ
層、３８……絶縁膜、３９……第２の電極として
のＰ形電極、４０……第１の電極としてのＮ形電
極、４１……絶縁膜、４２，４３……ホトレジス
ト、４４……絶縁膜、４５……レーザ駆動用
FET、４６……光検出器（モニター）、４７……
光増幅器、４８……グレーテイング、４９……
TMモードストリツパ、Ｄ……FET４５のドレイ
ン部、Ｇ……FET４５のゲート部、Ｓ……FET
４５のソース部、Ｌ……DBR―ITGレーザ、Ｗ，
W′……ウエーハ、NE1……第１の電極列として
のＮ形電極列、PE2……第２の電極列としてのＰ
形電極列。
を模式的に示す説明図であり、第２〜１１図は本
発明の基礎となつた埋め込み型半導体レーザの例
を示すもので、第２〜８図はいずれもその各製造
工程段階ごとの状態を模式的に示す説明図、第９
〜１１図はいずれもその変形例を模式的に示す説
明図であり、第１２〜２３図は本発明の基礎とな
つた埋め込み型半導体レーザの他の例を示すもの
で、第１２〜２２図はいずれもその各製造工程段
階ごとの状態を模式的に示す説明図、第２３図は
その集積化した例を模式的に示す説明図であり、
第２４，２５図は本発明の一実施例としての埋め
込み型半導体レーザを示すもので、第２４図はそ
の構造を模式的に示す斜視図、第２５図はその構
造を模式的に示す平面図である。 １……Ｐ形あるいは半絶縁性半導体（形）基
板、２……Ｎ形クラツド層、３……活性層として
のＰ形発光層、４……第１の半導体結晶としての
Ｎ形クラツド層、５……Ｎ形キヤツプ層、６……
絶縁膜、７……P+あるいはＰ形埋め込み層、８
……第２の半導体結晶としてのＰ形埋め込み層、
９……半絶縁性埋め込み層、１０……半絶縁性キ
ヤツプ層、１１，１３……絶縁膜、１２……第２
の電極としてのＰ形電極、１２ａ〜１２ｇ……第
２の電極列PE2を構成する電極、１４……第１の
電極としてのＮ形電極、１４ａ〜１４ｇ……第１
の電極列NE1を構成する電極、１５……Ｎ形ある
いは半絶縁性基板、１６……Ｐ形クラツド層、１
７……活性層としてのＮ形発光層、１８……第１
の半導体結晶としてのＰ形クラツド層、１９……
P+キヤツプ層、２０……N+あるいはＮ形層、２
１……第２の半導体結晶としてのＮ形層、２２…
…半絶縁性層、２３……半絶縁性キヤツプ層、２
４……第２の電極としてのＮ形電極、２５……第
１の電極としてのＰ形電極、２６……Ｐ形あるい
は半絶縁性基板、２７……Ｎ形クラツド層、２８
……あるいはＮ形出力導波路層、２９……Ｎ形中
間層、３０……活性層としてのＰ形活性導波路
層、３１……第１の半導体結晶としてのＮ形クラ
ツド層、３２……Ｎ形キヤツプ層、３３……絶縁
膜、２４……P+あるいはＰ形埋め込み層、３５
……第２の半導体結晶としてのＰ形埋め込み層、
３６……半絶縁性層、３７……半絶縁性キヤツプ
層、３８……絶縁膜、３９……第２の電極として
のＰ形電極、４０……第１の電極としてのＮ形電
極、４１……絶縁膜、４２，４３……ホトレジス
ト、４４……絶縁膜、４５……レーザ駆動用
FET、４６……光検出器（モニター）、４７……
光増幅器、４８……グレーテイング、４９……
TMモードストリツパ、Ｄ……FET４５のドレイ
ン部、Ｇ……FET４５のゲート部、Ｓ……FET
４５のソース部、Ｌ……DBR―ITGレーザ、Ｗ，
W′……ウエーハ、NE1……第１の電極列として
のＮ形電極列、PE2……第２の電極列としてのＰ
形電極列。
Claims (1)
- １ 半導体結晶から成る帯状活性層を同活性層よ
りも禁制帯幅の大きい半導体結晶中に埋め込んで
成るウエーハをそなえ、上記活性層に対向する上
記ウエーハの帯状表面部分に複数の電極から成る
第１の電極列が設けられるとともに、この第１の
電極列と上記活性層との間に第１の半導体結晶が
介在せしめられ、上記活性層の側方に隣接した第
２の半導体結晶に対向する上記ウエーハの他の帯
状表面部分に上記第１の電極列と極性の異なつた
複数の電極から成る第２の電極列が設けられ、上
記活性層を形成する半導体結晶がＰタイプまたは
Ｎタイプから成り、上記第１の半導体結晶が上記
活性層と異なるタイプのＮタイプまたはＰタイプ
から成り、上記第２の半導体結晶が上記活性層と
同じタイプのＰタイプまたはＮタイプから成り、
終端電極間の入力抵抗を高めるべく、上記の第１
の電極列と第２の電極列とを構成する各電極が交
互に接続されたことを特徴とする、埋め込み型半
導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8679880A JPS5712579A (en) | 1980-06-26 | 1980-06-26 | Buried type semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8679880A JPS5712579A (en) | 1980-06-26 | 1980-06-26 | Buried type semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5712579A JPS5712579A (en) | 1982-01-22 |
| JPS6142437B2 true JPS6142437B2 (ja) | 1986-09-20 |
Family
ID=13896803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8679880A Granted JPS5712579A (en) | 1980-06-26 | 1980-06-26 | Buried type semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5712579A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176774U (ja) * | 1982-05-21 | 1983-11-26 | 株式会社洋釣漁具 | 烏賊釣針 |
| JPS58176773U (ja) * | 1982-05-21 | 1983-11-26 | 株式会社洋釣漁具 | 烏賊釣針 |
| JP3241360B2 (ja) * | 1989-03-31 | 2001-12-25 | 三菱化学株式会社 | 光半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49110286A (ja) * | 1973-02-21 | 1974-10-21 | ||
| JPS51138394A (en) * | 1975-05-26 | 1976-11-29 | Fujitsu Ltd | Semiconductor device |
| JPS5513987A (en) * | 1978-07-18 | 1980-01-31 | Nec Corp | Semiconductor junction laser |
-
1980
- 1980-06-26 JP JP8679880A patent/JPS5712579A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49110286A (ja) * | 1973-02-21 | 1974-10-21 | ||
| JPS51138394A (en) * | 1975-05-26 | 1976-11-29 | Fujitsu Ltd | Semiconductor device |
| JPS5513987A (en) * | 1978-07-18 | 1980-01-31 | Nec Corp | Semiconductor junction laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5712579A (en) | 1982-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242963B2 (ja) | レーザダイオード・導波路モノリシック集積デバイス | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH04214683A (ja) | メサ半導体装置の製造方法 | |
| CN100502027C (zh) | 光元件 | |
| JPS6142437B2 (ja) | ||
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JP2792826B2 (ja) | 光スイッチおよびその製造方法 | |
| JPH1041579A (ja) | 半導体装置とその製造方法 | |
| US10862268B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS60788A (ja) | 光集積回路およびその製造方法 | |
| KR100489479B1 (ko) | 반도체 레이저 다이오드 어레이 및 그 제조 방법 | |
| JP2592265B2 (ja) | 光電子集積回路装置 | |
| JP3162463B2 (ja) | 半導体素子およびその製造方法 | |
| JPS59202676A (ja) | プレ−ナ型発光素子 | |
| JP2757872B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61264776A (ja) | 光半導体装置 | |
| JP2021190531A (ja) | Ｔｖｓダイオードおよびｔｖｓダイオードの製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6244430B2 (ja) | ||
| JP2676761B2 (ja) | 半導体発光装置の製造方法 | |
| CN116897481A (zh) | 光半导体装置及其制造方法 | |
| JPH01143383A (ja) | 光電子集積回路およびその製造方法 | |
| JPS6062175A (ja) | 半導体装置の製造方法 | |
| JPS6396955A (ja) | 光電子集積回路の製造方法 | |
| JPS62189750A (ja) | 半導体発光装置 |